资源列表
[VHDL编程] add
说明:VHDL 相应加法器的测试向量(test bench),非常简单的。我已测试通过-VHDL equal 8-bit comparator routines, very simple. I have the test pass<wangjianming> 在 2024-10-07 上传 | 大小:1024 | 下载:0
[VHDL编程] wave
说明:VHDL 语言 波形发生器(含test beach)。我测试通过-Waveform generator VHDL language (including test beach). I tested by<wangjianming> 在 2024-10-07 上传 | 大小:1024 | 下载:0
[VHDL编程] spi_hello
说明:SPI接口测试程序,Xilinx参考设计,ML507硬件测试通过.-SPI interface test code,Xilinx reference design,tested on ML507 platform.<Zhang Qiang> 在 2024-10-07 上传 | 大小:1024 | 下载:0
[VHDL编程] hello_uart
说明:Uart接口测试程序,Xilinx参考设计,ML507硬件测试通过.--Uart interface test code,Xilinx reference design,tested on ML507 platform.<Zhang Qiang> 在 2024-10-07 上传 | 大小:1024 | 下载:0
[VHDL编程] data_scramble
说明:用verilog 语言编译数字通信中的符号扰码,预防长1或长0的出现-a great complied code of data sramble for OFDM<罗月> 在 2024-10-07 上传 | 大小:1024 | 下载:0
[VHDL编程] edge_catch
说明:信号去抖动处理程序,通常在时钟沿到来时,信号出现不稳定,这个程序可以处理-signal process jitter<ouyangxishu> 在 2024-10-07 上传 | 大小:1024 | 下载:0