[VHDL编程] DAC

说明：实现AD模数转换的作用，已通过验证，功能可以实现-Analog to digital converter to achieve the role of AD, has been validated, the function can be achieved
<耿新宇> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] terasic

说明：台湾友晶科技大多数开发板光盘资料下载地址，Altera部分ftp地址，非常实用的。友晶有网站中，需要注册个账号登陆进去才可以下载，在友晶中国大陆与其他国家和地区账号是分开的，两个地方都可以注册，都可以登陆进去-Terasic and Altera download site address
<高> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] example5

说明：此代码硬件开源代码,代码实现按键的功能,值得参考-This code is open source hardware, code key functions, it is also useful
<huhao813> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] 12864

说明：用VHDL语言控制12864液晶产生心形图案的源代码。-Control using VHDL 12864 heart-shaped pattern generated source code.
<presentlee> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] celiang

说明：采用等精度测量方法的频率计的VHDL实现。-Such as precision measurement method using a frequency meter of VHDL.
<presentlee> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] bujindianji

说明：改程序为步进电机定位控制系统VHDL程序。-Stepper motor positioning control system VHDL program.
<presentlee> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD1602

说明：通过编写verilog语言完成数据的在液晶LCD1602显示-By writing verilog language to complete the data displayed on the LCD LCD1602
<邹俊> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] KEYS

说明：在ISE环境下按键子程序完成多个独立按键的控制-The ISE environment keys subroutines multiple independent control keys
<邹俊> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_ReversibleCounter

说明：可逆计数器(两位十六进制,以十进制方式显示即从00,01数到14,15然后00,01再到根据10hz晶振(低频都可选,视板子情况而定)作为时间脉冲计数,rst键可以重置(清零 )计数器,drct键选择加法计数还是减法计数.-2-bit-Hexadecimal Reversible Counter(decimal display)
<杨联开> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：用Verilog写的CORDIC算法程序，经验证完全能实现-Using Verilog to write CORDIC algorithm, proven it can achieve the
<conley> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] saomiao

说明：基于vhdl语言的数码管动态扫描显示程序代码，同时加有数码管闪烁，超欠量程的led灯显示报警附加动能-Vhdl language-based digital control of dynamic scanning display program code, while adding a digital tube flashes, over and under range of led lights display alarm addit
<郭悦> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] divider

说明：位数可以任意修改的除法器，本人亲自测试，可以使用，效率和使用资源都是很少的-its a very good divider based on Verilog HDL
<陈成> 在 2025-01-10 上传 | 大小：1kb | 下载：0