[VHDL编程] vhdldelay

说明：用VHDL编写的一个软件延迟，比较好用，可以自己设定延迟时间。-Use VHDL to write a software delay, use, can set the delay time.
<Tom> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] ram_data

说明：一个RAM与USB相连，测试数据传输，使用USB3.0开发板已经测试成功。-A RAM are connected to the USB, the test data transmission, use the start development board has been tested successfully.
<Tom> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] function

说明： How to use Function in verilog example using factorial and parity code.
<ram> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] task

说明：task verilog code basic example-task verilog code basic example
<ram> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] CRC.vhd

说明：CRC 8bit for bus monitor
<郭涛> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA-verlog-SRAM

说明：FPGA verlog SRAM -FPGA verlog SRAM aaaaaaaaaaaaaaaaaaaaa
<wsk> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_DF_DA

说明：FIR滤波代码，先是AD的控制，后面是滤波的代码，系数通过matlab生成-FIR filter
<杨帆> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] ColorBar

说明： verilog 视频领域 黑场信号产生-verilog field of video black burst signal is generated
<zhaoyao> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] m_xulie

说明：在quaritusII的开发环境下，verilog语言编写的m序列发生器代码，这种算法简短而有效，非常实用。-In quaritusII development environment, verilog language of m sequence generator code, this algorithm brief but effective, very practical.
<王子> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] pwm_simple

说明：一个非常容量理解的PWM模块，采用了计数器的原理设计，可以用来扩展-A great capacity to understand the PWM module, using a counter design principle, can be used to extend
<l> 在 2025-04-10 上传 | 大小：1kb | 下载：0

[VHDL编程] mul24_out48

说明：24位数据和24数据相乘得到28位结果。注重面积的优化，采用时钟循环加减的做法。-24-bit data and 24 data obtained by multiplying 28 results. Focus on the area of ​ ​ optimization, the use of the clock cycle subtraction approach.
<l> 在 2025-04-10 上传 | 大小：1kb | 下载：0