[VHDL编程] clk_generator

说明：时钟分频代码，PWM产生 RTL 源代码。-clock divider，PWM generator RTL Source Code
<zengshengjin> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：硬件描述语言设计的串口UART 接收源代码。-VerilogHDL UART RX RTL SOURCE CODE
<zengshengjin> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：硬件描述语言设计的串口发送源代码UART TX SOURCE CODE-Verilog HDL UART TX RTL SOURCE CODE
<zengshengjin> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] qicehweideng

说明：汽车尾灯控制电路的设计，正常行驶时，6个尾灯全灭，刹车时，尾灯按一定频率闪烁，左转时，左侧灯轮流闪烁，右转时，右侧的灯轮流闪烁。-Control circuit design taillights, normal driving, six taillights Quanmie, brake, tail lights flashing at a certain frequency, turn left, turn left flashin
<wancaihong> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] PHA

说明：Verilog编写的两路信号的相位测量相关内容，可计算两路信号的相位差，及当前频率-Verilog prepared by the two-way signal phase measurements related content, calculate the phase difference between two signals, and the current frequency
<常艺> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tb

说明：simple UART testbench code.inlucding
<jason> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_if

说明：ram source read mode UART CODES.
<jason> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] jiaotongxinhao

说明：vhdl语言编写的，在QuartusII下，交通信号灯控制器-vhdl language, in QuartusII, the traffic signal controller
<刘海> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] codic

说明：8级cordic 算法verilog-8 cordic algorithm verilog
<honglei> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] SHIFT_REG

说明：FPGA verilog 移位寄存器的源代码-FPGA verilog This is a shift reg module.
<liweic> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] TIMER

说明：FPGA verilog 秒表TIMER功能-FPGA verilog THIS IS A TIMER
<liweic> 在 2025-01-10 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：FPGA Verilog UART 通信源代码-FPGA Verilog THIS IS A UART SQC
<liweic> 在 2025-01-10 上传 | 大小：1kb | 下载：0