资源列表
[VHDL编程] divider_32bitdivby16bit
说明:verilog代码实现的32位除以16位无符号整数除法器,在别人8位除法器的基础上改进完成,32个时钟周期完成一次运算。-verilog code for 32-bit divided by 16-bit unsigned integer divider it s based on other guy s 8 bit divider verilog code. it need 32 clock cycles to complete a<jiang> 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] FFT
说明:此代码实现了利用STM32实现256点FFT的功能,效果良好-This code implements the use of STM32 with 256-point FFT function to good effect<lanjunjian> 在 2024-11-13 上传 | 大小:1kb | 下载:1
[VHDL编程] VIDEO_AD_8V
说明:SC9766视频采集芯片,双通道,工作频率25M。-sc9766 verilog<orca> 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] state_machine
说明:状态机控制步进电机,Quartus II VHDL设计语言-The state machine control stepping motor, Quartus II VHDL design language<Any> 在 2024-11-13 上传 | 大小:1kb | 下载:0