[VHDL编程] chuankou

说明：。典型的RS232 信号在正负电平之间摆动，在发送数 据时，发送端驱动器输出正电平在+5～+15V，负电平在-5～-15V 电平。接收器典型的工作电 平在+3～+12V 与-3～-12V 之间。-. Typical RS232 signal level swing between positive and negative, when data is transmitted, the transmitter side drive
<王世豪> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] vga

说明：该工程设计需要在VGA 显示器上显示背景为蓝色，中央显示一个绿色的边框和一个粉 色的矩形-The project design requires a VGA monitor to display a blue background, the central display a green border and a pink rectangle
<王世豪> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] shumaguan

说明：该实验实现一个两位数码管同时从0 到F 循环递增的功能。-The experimental realization of a two digital tube while loop increments from 0 to F function.
<王世豪> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] mux16

说明：在该实验中就是要利用时序逻辑设计方法来设计一个16 位乘法器-In this experiment is to use sequential logic design method to design a 16-bit multiplier
<王世豪> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] sram

说明：该实验实现了对SRAM 的每一个地址进行遍历读写操作，然后比对读写前后的数据是否 正确，最后通过一个LED 灯的亮灭进行指示-The experimental realization of the SRAM to traverse each address read and write operations, and then compared before and after the data is read Correct,
<王世豪> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] traffic

说明：verilog编写的十字路*通灯控制程序，每个方向四盏灯，红黄绿和左拐-verilog prepared crossroads traffic lights control procedures in each direction, four lights, red yellow and green and turn left
<lnn> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] Adder

说明：Gate level implementation of two single bit Full Adder & Half Adder.
<Kapsy> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] sn74181

说明：运算alu的设计,并附上运算器的代码检测，简单的描述运算器的作用-Computing alu design
<kingsleyhsu> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] alpha_func

说明：This alphabet generating program in vhdl with various colors and models, i remodelled the oscillator to do this. maybe it will just for fun.-This is alphabet generating program in vhdl with various colors and models, i r
<kalidas> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] jkff.vhd.txt

说明：JK FLIT-FLOPbianyi jian dan li ti
<SILIANG YU> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] alu

说明：可以实现十六种算术运算和逻辑运算的VHDL代码哦，ISE上编译仿真可以运行-Can achieve sixteen kinds of arithmetic and logic operations of the VHDL code Oh, ISE compiled simulation can be run on
<林恩> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] electronic-clock

说明：基于FPGA的电子时钟的七段数码管显示+按键控制verilog程序-FPGA-based electronic clock seven-segment LED display+ button control verilog program
<王鹏> 在 2024-10-07 上传 | 大小：1024 | 下载：0