[VHDL编程] VHDL

说明：基于VHDL语言和CPLD开发板的，分频电路电路的开发。-Based on VHDL and CPLD development board, divider circuit circuit development.
<李伟> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] detseq

说明：verilog 序列检测器实例，检查输入数据中某一种序列是否出现-verilog sequence detector instance, check the input data, whether there is a particular sequence
<王海明> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] 16b_bcd20

说明：十六位的二进制转为二十位的BCD码，传给大家供大家分享-Sixteen twenty binary into BCD code, passed to everyone for sharing
<魏伟东> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] clkdiv

说明：Verilog UART分频时钟 产生9600波特率-Verilog UART baud rate divided clock generated 9600
<Lmx> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] uart_tx

说明：UART 发送端程序 verilog语言编写 9600波特率-UART transmit side program verilog language 9600 baud
<Lmx> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] uartrx

说明：FPGA的verilog uart 接收端程序。非常实用-The FPGA verilog uart receiving end procedures. Very practical
<Lmx> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] Karasimsek

说明：A VHDL implementation of Karasimsek
<osman> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] clk_DCM_50to75MHz

说明：调用ISE010.1的IP核DCM来实现频率倍增，本程序实现的是50MHz到75MHz的倍增，开发者可以根据DCM的参数设置实现不同频率的倍增-Call ISE010.1 IP core DCM to achieve frequency doubling, the program is 50MHz to 75MHz multiplication, developers can implement different parameter
<wulei> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] lasted

说明：竞赛积分系统。可以计算必答题和抢答题的分数，并对其进行排名。-Contest scoring system. Can calculate the mandatory questions and grab answer scores, and its ranking.
<蒋维> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] IrDA_tx

说明：红外发送：用VerilogHDL硬件描述语言设计的红外发送代码，IRDA TX-VerilogHDL IRDA TX RTL source code
<zengshengjin> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] IrDA_rx

说明：红外接收：VerilogHDL 设计的红外接收代码 IRDA RX-VerilogHDL IRDA RX RTL Source code
<zengshengjin> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] clk_generator

说明：时钟分频代码，PWM产生 RTL 源代码。-clock divider，PWM generator RTL Source Code
<zengshengjin> 在 2024-10-07 上传 | 大小：1024 | 下载：0