[VHDL编程] responder

说明：basys2实现抢答器，Verilog描述语言，实现4人抢答器，功能已验证-Basys2 u5B9 u73B0 u62A2 u7B54 u5668 uFF0CVerilog u63CF u8FF0 u8BED u8A09 uFF0C u5B9E u73B04 u4EBA u62A2 u7B54 u5668 uFF0C u529F u80FD u5DF2 u9A8C u8BC1
<刘> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] fengmingqi

说明：fpga单片机上蜂鸣器通过按键控制发出声音-The buzzer on the fpga makes sound through keystrokes
<huangliang> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] hello

说明：fpga单片机入门第一步通过按键点亮第一个小灯-The fpga single-chip machine enters the first step by pressing the key to light the first light
<huangliang> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ledbuff

说明：fpga单片机通过数码管实现1S自加功能，时间通过计数器实现-The fpga single chip machine implements the 1S self-addition function through the digital tube, and the time is achieved through the counter
<huangliang> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] led_display

说明：用硬件描述语言verilog hdl来描述led等的显示。-led display
<hdwahfi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDWATER

说明：用verilog hdl 实现LED流水灯实验，能改变间隔周期和循环时间。-led water
<hdwahfi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] s2p

说明：用硬件描述语言verilog hdl 写的串行转并行代码。-convert serial to parallel
<hdwahfi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] scan_led

说明：用硬件描述语言verilog hdl写的实现动态扫描显示的代码。-Using Hardware Descr iption Language Verilog HDL written to achieve dynamic scanning display code.
<hdwahfi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] syncfifo

说明：一个简单的基于single port ram 的同步fifo。只能支持只写或只读。-A simple single port ram based on the synchronization fifo. Can only support write-only or read-only.
<刘宇洋> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD12864

说明：lcd12864的中文显示。可以通过查询ACSII码进行更改。-Lcd12864 Chinese display. You can change the code by querying ASCII.
<刘宇洋> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA

说明：用verilog编写的vga显示colorbar图像。包含VGA驱动程序，分辨率为640*480.-Vga with verilog display colorbar image. Includes VGA driver with a resolution of 640* 480.
<刘宇洋> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Butterfly_lovers_beef

说明：verilog编写的蜂鸣器音乐《梁山伯与祝英台》。系统时钟为50MHz。-Verilog prepared buzzer music Butterfly Lovers . The system clock is 50MHz.
<刘宇洋> 在 2024-12-23 上传 | 大小：1kb | 下载：0