资源列表

« 1 2 ... .81 .82 .83 .84 .85 4286.87 .88 .89 .90 .91 ... 4311 »

[VHDL编程ADS2807_Ctrl

说明:ADS2807控制,模块功能:取回控制字,控制AD采样速率和AD的地址发生器-ADS2807 control, module function: retrieve control word, control AD sampling rate and AD address
<王亚斌> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程25mto8k

说明:fpga编码,vhdl,将25m信号分频为8k信号,已仿真验证-fpga 25m to 8k
<> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程fast_antilog_latest.tar

说明:运行速度不如我的日志代码:166MHz,对于日志的250MHz。 注册输入会带来。 采取与日志相同的资源。-Doesn t run quite as fast as my Log code: 166MHz, vs. 250MHz for the log. Registering the input would bring that up. Takes about the same resources as the log.
<asdtgg> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程pluse_count

说明:以利用FPGA系统时钟分频对定时器进行配置和定时操作。-To take advantage of the FPGA system clock frequency division for timer configuration and operation regularly
<KO> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程Register.vhd

说明:This file is an asynchronous vhdl Register. It registers the input vector into the output vector when the Enable variable is high.
<keklaquoi> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程Modelsim-System-verilog-calls-DPI

说明:本文给出了在Modelsim开发环境下,如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment
<韩向超> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程FIFO_control

说明:一个32*8FIFO控制器代码,涉及输入输出时的地址变化及参数应用。-A 32* 8FIFO controller code, involving the input and output address changes and parameter applications.
<李瑞> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程PowerSum

说明:此模块的主要功能是实现距离单元数据的功率和求解,即把输入信号的实部、虚部分别 求解平方和,然后把两者相加,每个距离单元内有1024个复数数据 接口: clk 时钟信号,50MHz rst_n 复位信号,低电平有效 PowerSumInEn:功率和模块输入信号的有效信号,1bit,高电平有效 PowerSumInRe:功率和模块输入信号的实部,8bit PowerSumInIm:功率和模块输入信号的虚
<一哥> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程spi_master_module

说明:Simple VHDL SPI-module core source code (only spi-master)
<Alex> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程dht11

说明:DTH11温湿度模块的verilog HDL 代码-The verilog HDL code of DTH11
<莫云杰> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程edge-detection1

说明:基于FPGA开发环境,根据Sobel model算法,关于边缘检测的verilog代码。-the code of edge detection based on verilog.
<Oscar> 在 2024-12-23 上传 | 大小:1kb | 下载:0

[VHDL编程led_test

说明:在例程中,我们要做的是流水灯实验,顾名思义就是要LED象流水一样的点亮,这样说吧,就是先单独点亮第一个,然后点亮第二个-In the routine, we have to do is water lamp experiments, as the name suggests is to water, like the LED is lit, so to speak, a first single lighting is the firs
<杨强> 在 2024-12-23 上传 | 大小:1kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 4286.87 .88 .89 .90 .91 ... 4311 »

源码中国 www.ymcn.org