[VHDL编程] simple

说明：FIRST WORD FALL THROUGH FIFO
<nemo> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] ram

说明：基于VHDL的教学实验机ram芯片连续读写-RAM chip based on VHDL continuous read and write
<9999> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] n_Bit_Counter

说明：n bit counter verilog code
<saki> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] qpsk

说明：QPSK数字的Verilog调制器的设计和实现-Design and Implementation of Verilog Modulator for QPSK Digital
<吴凌峰> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：一个简易的数字钟，可以根据输入的时钟频率来计时-A simple digital clock can be clocked based on the input clock frequency
<王一> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] jsq

说明：一个在ise平台上写的计算机小程序，可以计算加减乘除，输入位数为10位，三位小数-A computer on the ise platform to write a small program, you can calculate the addition and subtraction multiplication and division, the input bit is 10, three decimal
<王一> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] johnson

说明：流水灯程序，可以满足JTAG和AS两种配置方式，已验证-Water light program, you can meet the JTAG and AS two configurations, has been verified
<Mc kang> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] seg7

说明：数码管实验，包括段选位选，通过了FPGA开发板验证。-Digital tube experiments, including the election of the selected segment, through the FPGA development board validation.
<Mc kang> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] [verilog]dcfifo_256x32

说明：Dual-Clock FIFO, Depth: 256 Width: 32 USEDW: Y FULLL:Y EMPTY:Y-This is self-defined Dual-Clock FIFO, using logic lut resources.
<ylwang> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] axi_master

说明：DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。-DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.
<陈剑冰> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_master

说明：SPI 控制接口，可支持传输位数的动态配置。-SPI standard controller interface，can support configure dynamically.
<陈剑冰> 在 2025-01-09 上传 | 大小：1kb | 下载：0

[VHDL编程] crc_unit_16

说明：用verilog语言实现CRC16校验，已通过仿真验证。-Use verilog language implementation CRC16 calibration, was validated by simulation
<冷月生> 在 2025-01-09 上传 | 大小：1kb | 下载：0