[VHDL编程] qam16 modulator

说明：QAM16 MODULATOR VERILOG CODE ON FPGA
<GIRISH > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] booth

说明：16位booth乘法器的实现：先将被乘数的最低位加设一虚拟位。开始虚拟位变为零并存放于被乘数中，由最低位与虚拟位开始，一次判定两位，会有4种判定结果。(The 16 bit booth multiplier to achieve: first the least significant bit is added with a virtual position. Start a virtual becomes zero and store
<药 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] UART

说明：uart 的verilog源码，希望对大家有用！(UART Verilog source hope useful for all!)
<qcleo > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] VHDL代码

说明：实现简单的电子拔河比赛，即两按键模拟，计数器计数，比较器进行比较，最后通过LED灯进行直观显示(To achieve a simple tug of war competition, that is, two button analog, counter count, comparator comparison, and finally through the LED lamp for visual display)
<很看好 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] pn10

说明：用verilog生成11级的pn序列，Xilinx平台(Generating 11 levels of PN sequences with Verilog)
<茉歌 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] PWM

说明：VHDL code for PWM Generator with Variable Duty Cycle
<param > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] costas

说明：matlab科斯塔斯环的仿真，有波形，很实用的程序(matlab costas m programm)
<zhangqingxi > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] is61lv25616 (1)

说明：verilog测试，fpga测试片外sramis61lv25616，256个k个字，16位，比较难调(it is fpga is 61lv25616 simple verilog program,complete sram read and write.it can read and write .)
<utopia_xu > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] sramf

说明：简单的verilog程序，完成sram读写，CY68013开发板的原理图和PCB档。(array to simulate SRAM wire [(dqbits - 1) : 0] memprobe = {bank1[A], bank0[A]};)
<utopia_xu > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] fpgaasm

说明：is61lv25616简单的verilog程序，完成sram读写(`ifdef tAC_10 //if "`define tAC_10 " at beginning,sentences below are compiled)
<utopia_xu > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] pgaasm

说明：is61lv25616简单的verilog程序，完成sram读写 主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动(1lv25616 simple verilog program, complete sram read and w1lv25616 simple verilog program, complete sram read)
<utopia_xu > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] fpgaasm

说明：6简单的verilog程序，完成sram读写ipcore 是用vhdl写的 但是不连接三态桥(am_IS61LV25616A61LV25616Aam61LV25616AV25616Aam61LV2561)
<utopia_xu > 在 2024-07-04 上传 | 大小：1024 | 下载：0