[VHDL编程] FPGA-spi

说明：用于fpga的spi通信，stm32与FPGA之间需要进行spi通信，文件包含接收，发送，以及top层(Spi communication for fpga)
<岸边树 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] uart

说明：UART 功能模块，Verilog，简单实用(UART function module, Verilog, simple and practical)
<pwy122 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] i2s_rx

说明：i2s 音频接收模块，接收双声道数据，适用于i2s左对齐模式(I2S audio receiving module)
<chenxuan123456 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] uart_rx

说明：uart接收模块 // 波特率：9600 // 数据位：8 // 停止位：1 // 校验位：0(UART receive module Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] uart_tx

说明：// 功能： UART发送模块 // // 波特率：9600 // 数据位：8 // 停止位：1 // 校验位：0(/ / function: UART transmission module / / Baud rate: 9600 / / / data: 8 / / stop: 1 / / check digit: 0)
<chenxuan123456 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] fifo

说明：异步FIFO 输入: 16bit 输出:16bit 深度:256(Asynchronous FIFO Input: 16bit Output: 16bit Depth: 256)
<chenxuan123456 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] sccb_Protocol

说明：该模块实现了SCCB通信协议的基本时序，经板级调试可用(Implement SCCB communication protocol)
<黄小杰 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] comparator

说明：COMPERATOR 2位比较器，含测试(COMPERATOR 2 bit comparator, including testbanch)
<sunyp24 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] 测pwm波占空比

说明：基于Verilog的接受pwm波并且测量pwm波占空比(Measuring the duty cycle of PWM wave)
<友善的凌晨 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] mian

说明：系统上电后，数码管低五位显示00000，按下PLUSE按键，显示数值加1(After power on, the digital tube is low, five shows 00000, press the PLUSE button, display the value plus 1)
<赵11 > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] sine

说明：基于FPGA产生正弦波信号，频率可控，很有用(FPGA based sine wave signal generation, frequency control, very useful)
<wwwyh > 在 2024-07-04 上传 | 大小：1024 | 下载：0

[VHDL编程] FIFO

说明：FIFO的功能众所周知，非常好的处理时序问题。(The functions of FIFO are known to be very good at dealing with timing problems.)
<FollowSky > 在 2024-07-04 上传 | 大小：1024 | 下载：0