[VHDL编程] mac_accumulator

说明：VHDL Multiplier Adder Accumulator together with Test Bench.
<AhMahdi> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] softerror

说明：A Low-Cost, Systematic Methodology for Soft Error
<Yagni> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AD4360config

说明：此代码是ADI公司的锁相频率合成芯片ADF4360配置程序，采用Verilog HDL语言编程，并且经过实验验证。-This code is ADI PLL frequency synthesizer chip ADF4360 configuration procedures, using Verilog HDL language programming, and after experimental verification.
<蒋相> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog

说明：运用Verilog语言，基于FPGA的key button等开关消抖，按键消抖电路设计。-The use of Verilog language, based on the FPGA key button, such as switching jitter, the key to eliminate jitter circuit design.
<闫浪涛> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] divider1-(3)

说明：Code for divider is written in Verilog where divider and dividend both are of 8 bits. Division is done using continuous subtraction method until the divisor becomes greater or equal to dividend.
<bcd> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] encoder

说明：The code for 8 to 3 encoder is written in Verilog language.
<bcd> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] convolution

说明：Source code for convolution of two complex number is written in Verilog language
<bcd> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：基于verilog的uart发送模块，具有可选择的奇偶校验功能，经过modelsim仿真可用。-Based on the uart verilog transmit module with selectable parity function, available through modelsim simulation.
<Liu> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：基于verilog的uart接收模块，16倍波特率采样，具有可选择奇偶校验功能，仿真成功。-Based verilog the uart receiver module, sampling 16 times the baud rate, parity function with selectable, successful simulation.
<Liu> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] spi_write

说明：基于veriloghdl语言的spi接口的写操作功能实现，程序经过了modelsim的仿真和上板的调试，功能正常。-the achieviation of spi interface based on the VerilogHdl language
<huowuzui> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] rgb1

说明：红绿灯交通灯的设计，通过规定时间红绿灯的转变实现交通灯的控制-Traffic light traffic light design, implementation, control traffic lights traffic light changes by a predetermined time
<高雅> 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] UART_Send_handle

说明：这是一个很好的基于verilog的串口通信422模块，已经经过多次验证，绝对可靠，可直接使用，本人已在工程中多次使用，无误差-This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly u
<yupeng> 在 2024-12-23 上传 | 大小：1kb | 下载：0