[VHDL编程] Control_Engineering

说明：Control design for modern processes.
<_Aquarius_> 在 2025-01-09 上传 | 大小：27.11mb | 下载：0

[VHDL编程] Wiley.IEEE.Press.RTL.Hardware.Design.Using.VHDL.A

说明：Wiley IEEE PRESS RTL Hardware Design using VHDL 2006
<aaqib> 在 2025-01-09 上传 | 大小：27.18mb | 下载：0

[VHDL编程] 3ram_ram

说明：程序实现了FPGA内部RAM之间的数据传输。采用了3片RAM+RAM的结构形式。已通过调试-Procedures to achieve the data transmission between the FPGA internal RAM. Uses 3 RAM+RAM structure. Has passed through debugging
<袁官福> 在 2025-01-09 上传 | 大小：27.26mb | 下载：0

[VHDL编程] DE2_SD_Card_WAV

说明：SD card Wav Player on Altera DE2 Kit
<Quang> 在 2025-01-09 上传 | 大小：27.1mb | 下载：0

[VHDL编程] Learning-VHDL-with-example

说明：学习VHDL，从入门到精通，包括学习的书籍资料和相关例程分析。-Learning VHDL, from entry to the master, including the study of books, information and case studies.
<> 在 2025-01-09 上传 | 大小：27.19mb | 下载：0

[VHDL编程] TP-4748EDA-VHDL

说明：EDA实用技术教程VHDL版本PPT(很经典实用的资料)-EDA practical technical tutorial VHDL version of the PPT (very classic and practical information)
<邓辉超> 在 2025-01-09 上传 | 大小：27.16mb | 下载：0

[VHDL编程] 01-The-basis-of-routine-verilog

说明：是alter公司开发板上的，一些基础例程，包括串口、LED灯，计数器等等。-Alter development board, some basic routines, including the serial port, LED lights, counters, etc..
<wangxingbin> 在 2025-01-09 上传 | 大小：27.14mb | 下载：0

[VHDL编程] prj_2

说明：a practical project using blk_mem_gen_v7_1_Veriloge
<amin> 在 2025-01-09 上传 | 大小：27.37mb | 下载：0

[VHDL编程] ml605_FMC_Si570_Prog_rdf0047_13.4_c

说明：该源码是基于xilinx ml605开发板扩展接口FMC的设计，在开发板中插入子卡，程序在开发板中测试通过。-The source is based on xilinx ml605 development board FMC expansion interface design, the development board daughter card is inserted, the program development board
<xiao> 在 2025-01-09 上传 | 大小：27.19mb | 下载：0

[VHDL编程] EDA

说明：1602显示的数字钟 功能请详看文档 1602显示的数字钟 功能请详看文档-1602 clock 1602 clock 1602 clock
<zhangshude> 在 2025-01-09 上传 | 大小：27.34mb | 下载：0

[VHDL编程] vga_driver

说明：verilog语言设计的VGA驱动。在Quarus11.0下编译成功，并在Altera cyclone4开发板上测试OK-verilog language design VGA driver. In Quartus11.0 successfully compiled and Altera cyclone4 development board test OK
<hmyang2006> 在 2025-01-09 上传 | 大小：27.38mb | 下载：0

[VHDL编程] clock

说明：基于verilog简易数字钟，能够做到计时，闹钟，倒计时等功能。(Based on Verilog simple digital clock, can achieve time, alarm clock, countdown and other functions.)
<三斤泽 > 在 2025-01-09 上传 | 大小：27.37mb | 下载：0