资源列表

按时间排序 按下载排序 按大小排序

排序选择：

« 1 2 ... .05 .06 .07 .08 .09 4310.11 »

[VHDL编程] 4位基本寄存器的VHDL描述

说明：4位基本寄存器的VHDL描述
<xiaodianyu888@163.com> 在 2009-06-04 上传 | 大小：507byte | 下载：0

[VHDL编程] 三选一数据选择器

说明：用VHDL语言编写
<403531813@QQ.COM> 在 2010-09-11 上传 | 大小：492byte | 下载：0

[VHDL编程] 5×5乘法器

说明：5×5乘法器
<heyangfengyue@hotmail.com> 在 2011-04-10 上传 | 大小：512byte | 下载：0

[VHDL编程] R-S触发器

说明：R-S触发器的vhdl语言描述
<798291651@qq.com> 在 2011-04-26 上传 | 大小：341byte | 下载：0

[VHDL编程] 数控分频器

说明：数控分频器，可自主选择分频系数
<798291651@qq.com> 在 2011-04-26 上传 | 大小：436byte | 下载：0

[VHDL编程] 8为累计相关器

说明：实现了八位加法器
<systenxd> 在 2012-03-24 上传 | 大小：460byte | 下载：0

[VHDL编程] 自己设计的HDB3解码

说明：自己设计的HDB3解码，基于verilog语言
<lsz0718> 在 2012-05-15 上传 | 大小：387byte | 下载：0

[VHDL编程] HDB3解码

说明：另一个HDB3解码，基于verilog语言
<lsz0718> 在 2012-05-15 上传 | 大小：382byte | 下载：0

[VHDL编程] 双时钟双口ram

说明：双时钟双口ram的vhdl代码，自己写的，无版权,写入和读出互不影响。
<2920678717@qq.com> 在 2016-05-25 上传 | 大小：573byte | 下载：0

[VHDL编程] counter ex

说明：this is binary counter 4 example
<prabhu> 在 2022-10-11 上传 | 大小：507byte | 下载：0

[VHDL编程] mux 4 x 1

说明：this is mux 4 x 1 example
<prabhu> 在 2022-10-11 上传 | 大小：515byte | 下载：0

[VHDL编程] shifter

说明：this is shifter code
<prabhu> 在 2022-10-11 上传 | 大小：553byte | 下载：0
« 1 2 ... .05 .06 .07 .08 .09 4310.11 »

源码中国 www.ymcn.org