[VHDL编程] music_vhdl

说明：基于fpga和Quartus II的音乐播放器vhdl程序-Based on Quartus II fpga and vhdl music player program
<> 在 2024-12-23 上传 | 大小：5.34mb | 下载：1

[VHDL编程] key_alone

说明：4x4矩阵键盘扫描 去抖动 带编码输出 模块打包-the program of key scan
<liujiali> 在 2024-12-23 上传 | 大小：1.73mb | 下载：1

[VHDL编程] cycle_en_decoder

说明：卷积码编码/解码，Verilog语言实现，带仿真程序。-Convolution encoder/decoder, Verilog language, with a simulation program.
<张刚> 在 2024-12-23 上传 | 大小：3kb | 下载：1

[VHDL编程] BarrelShifter3

说明：this is vhdl code of BarrelShifter3
<aref> 在 2024-12-23 上传 | 大小：319kb | 下载：1

[VHDL编程] ti_C6474evm_fpga_top

说明：Project file for VHDL design
<bulba> 在 2024-12-23 上传 | 大小：71kb | 下载：1

[VHDL编程] FSM

说明：序列检测器，采用移位寄存器实现，检测特定序列“101011”-Sequence detector using a shift register implementation, detection of a specific sequence 101011
<赵健> 在 2024-12-23 上传 | 大小：1kb | 下载：1

[VHDL编程] HAPF_SLAVE2

说明：高压链式SVG控制用FPGA的verilog程序,其中包括SPI，16路SCI同步通讯模块程序，保护自锁功能程序，基于滞环的无功功率检测和补偿策略；还包括FPGA和DSP之间通过总线方式进行数据的快速交互等；程序完整-SVG high voltage chain of verilog FPGA control procedures, including SPI, 16 road SCI synchronous communication
<> 在 2024-12-23 上传 | 大小：17kb | 下载：1

[VHDL编程] fenpin

说明：该程序是对输入时钟进行分频，这里是可以改变分频倍数的，这个是一个八分频的程序-The program is the input clock frequency, here is changing the division multiples, this is one eighth the frequency of the program
<孙乐> 在 2024-12-23 上传 | 大小：253kb | 下载：1

[VHDL编程] CPU

说明：a very useful vhdl source code for simulation and test the parwan cpu navabi vhdl book-a very very useful vhdl source code for simulation and test the parwan cpu navabi vhdl book
<a> 在 2024-12-23 上传 | 大小：185kb | 下载：1

[VHDL编程] ov7670-1

说明：ov7670摄像头FPGA数据采集、显示模块，测试可用-ov7670 camera, verilog code, video capture and display
<yexin> 在 2024-12-23 上传 | 大小：6.03mb | 下载：1

[VHDL编程] fpga_sin_fangbo_vga_sanjiaobo

说明：FPGA作为DDS，三角波，方波，正弦波，然后可以再VGA上显示 里面注释详细，已经仿真，验证，测试了-FPGA as DDS, triangle wave, square wave, sine wave, then you can then VGA detailed notes on the inside, has simulation, verification, testing shows
<杨云飞> 在 2024-12-23 上传 | 大小：6.1mb | 下载：1

[VHDL编程] CPU

说明：使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。-Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.
<段绍丽> 在 2024-12-23 上传 | 大小：2.43mb | 下载：1