[VHDL编程] teacher_uart

说明：由verilog编写的uart收发模块，能够在串口助手发送字符，并在数码管上显示，开发板为basys3 内置约束文件(The UART transceiver module written by Verilog can send characters to serial assistant and display them on the digital tube. the development board is built-in co
<abc1997> 在 2025-05-01 上传 | 大小：1.84mb | 下载：0

[VHDL编程] Xilinx_FPGA-macro-use

说明：xilinx fpga底层宏单元使用，讲的很详细，适合基础的入门学习(The use of Xilinx FPGA bottom macrocell is very detailed and suitable for basic entry learning.)
<CrazyICer> 在 2025-05-01 上传 | 大小：701kb | 下载：1

[VHDL编程] 基于FPGA的负延迟设计

说明：用VHDL语言写的基于FPFA的负延迟设计(FPFA based negative delay design written in VHDL language)
<守候在街口> 在 2025-05-01 上传 | 大小：150kb | 下载：1

[VHDL编程] DDR_sdram

说明：文件里有DDR3/DDR4 sram的verliog模型，而且具有DDR4参考书(The document has a verliog model of DDR3/DDR4 SRAM, and it has DDR4 reference books.)
<maxw123456789> 在 2025-05-01 上传 | 大小：4.71mb | 下载：0

[VHDL编程] Quartus_17.1破解器_Windows_密码12345

说明：quartus 17.1 安装包，我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
<梦里千梦> 在 2025-05-01 上传 | 大小：107kb | 下载：0

[VHDL编程] emmc

说明：emmc协议的实现代码，包含了SD协议，usb实现协议(The implementation code of EMMC protocol)
<TJJ14520> 在 2025-05-01 上传 | 大小：10kb | 下载：7

[VHDL编程] xapp495(1)

说明：实现HDMI的receiver和transmitter，来源xilinx xapp(Implement HDMI interface 1.0, including receiver and transmitter,from Xilinx xapp)
<likaiyi> 在 2025-05-01 上传 | 大小：47kb | 下载：0

[VHDL编程] FIFO_UVM

说明：fifo uvm this is total fifo tb with uvm including score board with total uvm_topology with test cases with rtl giving proper output(this is total fifo tb with uvm including score board with total uvm_topology with t
<gana123> 在 2025-05-01 上传 | 大小：226kb | 下载：1

[VHDL编程] can_ipcore

说明：转自opencore 里的代码，希望能有用。(Get from opencore.Hope it can helpful.)
<lkinzaghi> 在 2025-05-01 上传 | 大小：46kb | 下载：1

[VHDL编程] Fundamentals of digital logic with verilog

说明：Fundamentals of Digital Logic with Verilog Design
<dohai267> 在 2025-05-01 上传 | 大小：6.71mb | 下载：0

[VHDL编程] rx_module

说明：接收机的顶层模块构建,对需要参考的朋友有一定的帮助(The construction of the top module of the receiver is helpful to friends who need reference.)
<月@夜> 在 2025-05-01 上传 | 大小：1.99mb | 下载：0

[VHDL编程] FPGA

说明：⑴实验要求基本要求： ①设置一个复位键，按下按键输出电压清零 ②设置两个功能键，控制输出电压以0.2V的步长进行加减。(Pin sets a reset button, press the button to output the voltage reset You set two function keys to control the output voltage by 0.2v step size.)
<孟欢520> 在 2025-05-01 上传 | 大小：1kb | 下载：0