[VHDL编程] Led_dec

说明：LED decoder code in verilog for Spartan 3 FPGA
<Uzair> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：Clock generator code in Verilog for Stop Watch
<Uzair> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] LEDdisplay

说明：LED display Code for stopwatch in Verilog
<Uzair> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] xor4b

说明：四为异或门，实现全加器的硬件模块，使用VHDL语言实现，主要适用于初学者实例展示，为初学者提供quartus的实例展示。-4 bits xor gate finished with VHDL language， specifically for greenhands and bachelors who just begin with quartus
<tomassam> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] aaa

说明：24位加法计数器，每一个信号的上升沿将使得计数器加1，实现从0 -1 -2 -3…… -22 - 23的循环计数器。-24 States adding type counter， every rising-edge signal increases the counter, and making sequence 0-1-2-...-22-23 cycled.
<tomassam> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] esjz

说明：60-24 模拟时钟分钟小时计数器。 分钟为60标号的计数器从0-1-2-……58-59 循环往复，完成1个分循环，小时循环计数器加1；小时采用24小时制。-60-24 simulator of a clock, 60 is for minutes, starts 0 increased by 1,and cycle period is 60 once a cycle is finished, the 24 adding-type
<tomassam> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] BKM

说明：设计一个11位巴克码序列峰值检测器，巴克码序列为11’b 11100010010。要求 能够检测巴克码序列峰值； 在存在1bits错误情况下，能够检测巴克码序列峰值。 写出测试仿真程序-Design of a 11 Barker code sequence peak detector, Barker code sequence 11 b 11100010010. Claim Barker code sequence ca
<林九一> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] clkdiv

说明：对于fpga的时钟分频，编程方法，简单易懂，赠给各位学习fpga的同志们-For fpga clock frequency division, programming method, and easy to understand, to your learning fpga comrades
<fanbin> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] autosell

说明：自动售货机程序，以Verilog三段式描述方法描述有限状态机FSM，编译及输出正常-Vending machine program, describe the method described in Verilog three-finite state machine FSM, compile and output normal
<Tom xue> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] TLC

说明：Vhdl code for traffic light controller
<sanket> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_rx

说明：UART 接收模块，UART底层模块，实现各种波特率的uart接收-UART receive module，complete all Baud rate transfer receive。
<李> 在 2024-12-25 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_tx

说明：UART 发送模块，UART底层的发送块，包含起始位，数据位，校验位，验证通过-UART transmit module，contain start bit，data bit，check bit. have passed verification
<李> 在 2024-12-25 上传 | 大小：1kb | 下载：0