资源列表
[VHDL编程] BCD_to_7_seg_decoder
说明:BCD to 7 segments display decoder<victor> 在 2024-10-06 上传 | 大小:1024 | 下载:0
[VHDL编程] full_adder1
说明:一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder<蘇柏睿> 在 2024-10-06 上传 | 大小:1024 | 下载:0
[VHDL编程] shift_reg_for
说明:四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write<蘇柏睿> 在 2024-10-06 上传 | 大小:1024 | 下载:0