[VHDL编程] abc

说明：卷积码编码器的实现，用的是vhdl语言。这是毕设时做的，已经调通。-Convolutional code encoder implementation, using vhdl language. This is done when the complete set has been transferred through.
<decoder> 在 2024-10-06 上传 | 大小：4096 | 下载：1

[VHDL编程] memsys_cntrlr

说明：存储模型，vmm验证平台，经典-Storage model, vmm verification platform, the classic
<诸葛龙> 在 2024-10-06 上传 | 大小：98304 | 下载：1

[VHDL编程] MACtop

说明：基于FPGA的以太网控制器（MAC）源码，包括发送、接收、控制、CRC、寄存器、计数器等模块-Ethernet MAC sub-layer protocol
<cmf> 在 2024-10-06 上传 | 大小：128000 | 下载：1

[VHDL编程] RED--PCI-5.0

说明：使用PCI9054作为接口芯片，通过FPGA实现PCI9054，SDRAM和AD之间的连接，本程序是以此为目的编写的.-PCI9054 interface chip used as a through FPGA implementation PCI9054, SDRAM, and the connection between AD, the program is prepared for this purpose.
<黄宸懿> 在 2024-10-06 上传 | 大小：3389440 | 下载：1

[VHDL编程] mp3_vhdl_player

说明：基于EDA的音乐播放器，可实现几种循环播放-EDA-based music player, enabling several loop
<王媛> 在 2024-10-06 上传 | 大小：268288 | 下载：1

[VHDL编程] mp3

说明：实现，MP3播放器的硬件设计,主要是用内核的搭建和使用VHDL语言完成驱动的编写。-it is a mp3 player,written with vhdl.
<肖恩> 在 2024-10-06 上传 | 大小：8932352 | 下载：1

[VHDL编程] DPLL

说明：数字锁相环（DPLL）的介绍与硬件实现设计-Introduction and hardware design of Digital PLL (DPLL)
<BenQlin> 在 2024-10-06 上传 | 大小：1366016 | 下载：1

[VHDL编程] pll_clock

说明：自己写的时钟提取逻辑。用于时钟恢复电路。-Write your own clock extraction logic. For the clock recovery circuit.
<MML> 在 2024-10-06 上传 | 大小：2048 | 下载：1

[VHDL编程] VHDL-tutorial-codes

说明：VHDL tutorial ccodes
<siavosh> 在 2024-10-06 上传 | 大小：14336 | 下载：1

[VHDL编程] bridge

说明：FPGA和A/D转换芯片ad7862的IP，可实现4路数据的采样和读取。 用verilog实现的-FPGA and the A/D conversion chip ad7862' s IP, can achieve 4-way data sampling and reading. Achieved with verilog
<sss> 在 2024-10-06 上传 | 大小：3072 | 下载：1

[VHDL编程] stopwatch

说明：具有暂停、清零功能的秒表,采用结构化方法设计-Stopwatch with the function of pause and clearing.
<刘泽民> 在 2024-10-06 上传 | 大小：7168 | 下载：1

[VHDL编程] carry-save-multiplier-Verilog-code

说明：进位存储乘法器Verilog代码,该乘法器的显著特点是其性能取决于使用的硬件而与数据长度无关.-carry save multiplier Verilog code
<zhang chunhui> 在 2024-10-06 上传 | 大小：1024 | 下载：1