资源列表

« 1 2 ... .49 .50 .51 .52 .53 4254.55 .56 .57 .58 .59 ... 4311 »

[VHDL编程shift_reg_for

说明:四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write
<蘇柏睿> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程sram_test

说明:SRAM Verilog 测试代码。可控制Sram读写。代码来自ALTERA红色飓风开发板资料。-SRAM Verilog
<ouhongshi> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程p-s

说明:this the code for parallel to serial converter-this is the code for parallel to serial converter
<RHS> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程aFifo

说明:异步fifo用verilog语言实现的完整代码,适用于数字前端的设计-This implementation is based on the article Asynchronous FIFO
<张牡丹> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程trd106s

说明:CPLD H bridge driver
<luxiaodong> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程HV513

说明:HV513 Supertex 压电陶瓷 CPLD驱动-HV513 pizoelectric HV driver
<luxiaodong> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程HV528

说明:HV528 Supertex 压电陶瓷 CPLD驱动-HV528 Supertex piezoelectric CPLD driver
<luxiaodong> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程CFO

说明:zedboard/AD9361平台进行无线收发,在接收端进行频偏估计和补偿的Verilog参考代码。-zedboard/AD9361 platform for wireless transceiver, the receiver frequency offset estimation and compensation, you can refer to the Verilog code.
<何晨光> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程FIRfilterverilogHDL

说明:FIR滤波器的verilog HDL代码示例,以16阶为例-Verilog HDL code for fir filter
<L Liu> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程YCbCr2RGB

说明:YCbCr turn RGB module, to apply to the project.
<Mary0894> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程pulse

说明:一个产生可调频率和可调占空比Verilog源代码,希望对你起到作用-A variable frequency and variable duty cycle generates Verilog source code, you want to play a role
<wangzao> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程vga

说明:FPGA board universal VGA block
<taldarin> 在 2024-12-25 上传 | 大小:1kb | 下载:0
« 1 2 ... .49 .50 .51 .52 .53 4254.55 .56 .57 .58 .59 ... 4311 »

源码中国 www.ymcn.org