资源列表

« 1 2 ... .50 .51 .52 .53 .54 4255.56 .57 .58 .59 .60 ... 4311 »

[VHDL编程time60

说明:一个占用资源很少的时钟产生Verilog代码,值得借鉴-A small footprint clock generator Verilog code, is worth learning
<wangzao> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程tb_contrast_stretch

说明:contrast strech for image pixles
<Adnan> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程ChessClock

说明:Example of Chess Clock implementation in ABEL decription language.
<John> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程PWMhuxideng

说明:VHDL语言编写的三总不同频率呼吸灯。使用PWM波控制呼吸频率。-VHDL language three total breathing light at different frequencies. Use PWM wave control breathing frequency.
<cuipeng> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程ALU

说明:Verilog编写的ALU,可实现数学、移位、逻辑运算-ALU Verilog prepared, enabling mathematics, shift, logical operations
<> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程fsm

说明:verilog语言,有限状态机实现的序列检测器-verilog language, finite state machine sequence detector
<> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程bits

说明:verilog语言,移位寄存器实现的序列检测器-verilog language, to achieve the shift register sequence detector
<> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程VGA

说明:VGA驱动源码,Verilog HDL代码,50Hz-VGA driver source code, HDL Verilog code, 50Hz
<金英> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程DDS

说明:Verilog实现DDS线性调频,Verilog实现DDS线性调频-Verilog implementation of DDS linear FM,Verilog implementation of DDS linear FM
<youyou> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程mode_det

说明:用于检测时钟的有无,通过输出的信号电平进行指示-For detecting the presence or absence of the clock, by the output signal level is indicated
<夏思宇> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程code

说明:7位表决器,实现投票选择结果呈现; 减法器编码。-7 bit voting machine, realize the voting choice results present the encoding.
<李娜> 在 2024-12-25 上传 | 大小:1kb | 下载:0

[VHDL编程code

说明:动态扫描键盘,然后把按键结果显示在LCD上,相关使用去抖功能-Dynamic scan keyboard, and then the key results are displayed on the LCD, the use of the shake function
<李娜> 在 2024-12-25 上传 | 大小:1kb | 下载:0
« 1 2 ... .50 .51 .52 .53 .54 4255.56 .57 .58 .59 .60 ... 4311 »

源码中国 www.ymcn.org