资源列表

« 1 2 ... .78 .79 .80 .81 .82 4183.84 .85 .86 .87 .88 ... 4311 »

[VHDL编程phase_measure

说明:这是一个计算两个同种类型的信号的相位差的Verilog实现的代码-This is a calculation of two signals of the same type of implementation of the code phase of the Verilog
<陈庆> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程writereadflash

说明:这个是用VHDL实现FPGA对FLASH的读写。-This is achieved using VHDL FLASH FPGA to read and write.
<> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程Manchester-code-of-VHDL-program

说明:利用FPGA实现硬件的VHLD语言的Manchester code。-Hardware implementation using FPGA VHLD language Manchester code.
<> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程DMAC

说明:该程序实现在ALTERA FPGA 上搭建NIOS系统,实现DMA 传输-The program built on the ALTERA FPGA NIOS system, DMA transfer
<ccy> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程sram_test

说明:is61lv25616简单的verilog程序,完成sram读写-is61lv25616 simple verilog program, complete sram read and write
<yang> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程YIWEIJICUNQI

说明:两种移位寄存器的设计,分别为通用移位寄存器跟桶形移位寄存器-Two kinds of shift register design, namely, universal shift register with the barrel shifter
<李永超> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程shixuzhuangtaiji

说明:通过verilog hdl语言实现对时序状态机的编写-By verilog hdl language for writing timing state machine
<李永超> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程JIFENLBOQI

说明:通过verilog hdl语言完成对积分梳妆滤波器的设计-By verilog hdl language used to complete the design of the integrator comb filter
<李永超> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程pulse_gen

说明:Pulse generator using VHDL for most of FPGAs
<Mehran> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程waveform

说明:The waveform of pulse generator code
<Mehran> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程control

说明:The Pipeline SPIN model using VHDL
<Mehran> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程decode

说明:The pipeline SPIN VHDL code (decode part)
<Mehran> 在 2024-10-07 上传 | 大小:1024 | 下载:1
« 1 2 ... .78 .79 .80 .81 .82 4183.84 .85 .86 .87 .88 ... 4311 »

源码中国 www.ymcn.org