[VHDL编程] div5_verilog

说明：5分代码及说明，verilog代码，几乎所有的IC面试都会问到这个问题，所以总结了一下发了上来，共同学习！-5 pm code and explanations verilog code Almost all the interviews will IC asked this question, summed up in the ranks about fat, learn together!
<刘超> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] Div20PLL

说明：使用VHDL实现锁相环,是个学习VHDL的好例子,与众分享-PLL using VHDL, VHDL is learning a good example, sharing with the public
<> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] nclight

说明：利用硬件描述语言VHDL设计交通灯电路,设计一个十字路*通灯控制器，东西、南北方向有红灯、黄灯、绿灯，持续时间分别为45、5、40秒。-use VHDL design of traffic lights at the circuit, the design of traffic lights at a crossroads controller East and West, North-South direction of a red
<空气> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] shukongfenpinqi

说明：数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。 -NC divider design : an adder counter, loading the initial count value, have different frequency output signal of the ov
<空气> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] ADCINT

说明：此程序基于ADC0809,它是CMOS的8位A/D转换器，片内有8路模拟开关，可控制8个模拟量中的一个进入转换器中。-Connection between ADC 0809, it was the eight CMOS A/D converters. Tablets containing eight analog switches, control eight of analog converters enter a Chinese.
<空气> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] baijinzhi

说明：利用扫描加记数程序实现百进制,适合VHDL的初学者使用.-increase in the use of scanning program in mind several hundred 229 and is suitable for beginners to use VHDL.
<空气> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] pinliji

说明：全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
<李伟> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] counter99

说明：全部通过，是我的精心设计，完全满足初学者的要求。0-99自动记数-all passed, I was carefully designed, fully meet the requirements of beginners. 0-99 automatic counting
<李伟> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] keydisplay

说明：全部通过，是我的精心设计，完全满足初学者的要求。-all passed, I was carefully designed, fully meet the requirements of beginners.
<李伟> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] tenbench

说明：硬件描述语言,verilog HDL,实现了解码器的设计-hardware descr iption language, verilog HDL, the decoding of Design
<时峰> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] counter1

说明：vhdl 计数器源程序，大家看看吧 vhdl 计数器源程序，大家看看吧-vhdl counter source, we see it vhdl counter source, we see it
<张三> 在 2025-01-16 上传 | 大小：1kb | 下载：0

[VHDL编程] SPtransform

说明：Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。-Verilog HDL Series and the preparation of the conversion. I used iout types. Includes source and test papers. Modsim compiler used.
<曹光明> 在 2025-01-16 上传 | 大小：1kb | 下载：0