[VHDL编程] Full_Adder

说明：全加器的VHDL_CODE和TEST_BENCH 無須解壓縮密碼-full adder and the VHDL_CODE TEST_BENCH not extract passwords
<韓堇> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] I2C_read

说明：
<陈谷> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] I2C_write

说明：
<陈谷> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] MDLS16265B_driver

说明：液晶驱动程序，利用DP-FPGA与精电蓬远液晶MDLS16265B测试通过。-LCD driver, the use of DP- FPGA and Varitronix Peng Yuan LCD MDLS16265B test.
<陈谷> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] sum99

说明：基于maxplus2的八位加法器，已经通过仿真-maxplus2 based on the eight Adder, through simulation
<海洋> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] threeflift

说明：三层电梯控制器VHDL源程序，是本人的毕业设计-three VHDL source elevator controller, I was the graduate design!
<刘凯> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] userbscan

说明：xilinx FPGA上使用jtag接口作为用户IO的源码。支持任意位宽度。-Xilinx FPGAs use JTAG interface as user IO source. Support for arbitrary bit width.
<尹成科> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] bicount

说明：完整的双向计数器VHDL 程序 大家参考-integrity of the two-way counter VHDL reference procedures
<潘科良> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] tx_inter

说明：Convolutional Interleaver Encoder-convolutional Interleaver Encoder
<孙晓伟> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] addsub_core_

说明：hdl的8051核，不知道好不好用大家试试吧。xilinx公司的核-HDL 8051 nuclear, we know that is really useful to try it. Xilinx's nuclear
<徐泯> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] addsub_cy_

说明：加法器核，带进位位的，xilinx公司的核，能用-Adder nuclear, into place at the company's nuclear Xilinx can use
<徐泯> 在 2024-10-15 上传 | 大小：1024 | 下载：0

[VHDL编程] FIR_1

说明：FIR滤波器的verilog实现，实现6级流水线的程序设计。-FIR filter Verilog, has implemented six lines of program design.
<李甫> 在 2024-10-15 上传 | 大小：1024 | 下载：0