资源列表

« 1 2 ... .71 .72 .73 .74 .75 3776.77 .78 .79 .80 .81 ... 4311 »

[VHDL编程clk_div

说明:Clock divider in VHDL.
<victor> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程buffer_tri_state

说明:Buffer tristate in vhdl
<victor> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程BCD_to_7_seg_decoder

说明:BCD to 7 segments display decoder
<victor> 在 2024-11-18 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL

说明:FPGA 开发板资料VHDL,53个例程-FPGA demoboard material
<595400> 在 2024-11-18 上传 | 大小:12.76mb | 下载:0

[VHDL编程Verilog

说明:FPGA开发板资料Verilog,53个例程-fpga Development board materia
<595400> 在 2024-11-18 上传 | 大小:12.07mb | 下载:0

[VHDL编程FFT_n4

说明:FFT n point 4096 1024 -FFT n point 4096 1024 ...
<Zero> 在 2024-11-18 上传 | 大小:25kb | 下载:0

[VHDL编程uart_server

说明:24路串口转1路串口服务程序, 包括FIFO模块,串口接收,发送模块,定时器模块,检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation
<wangyu> 在 2024-11-18 上传 | 大小:371kb | 下载:0

[VHDL编程m6502

说明:m6502 6 bit microprocessor
<Zero> 在 2024-11-18 上传 | 大小:798kb | 下载:0

[VHDL编程fistnoc

说明:VHDL CODE, WILL GIVE DESIGN ABOUT NETWORK ON CHIP
<elango> 在 2024-11-18 上传 | 大小:8.41mb | 下载:0

[VHDL编程Nixietube_count

说明:数字电路基础课程设计,在数码管上计数,在quantusII下用vdhl与verilog编写。-count number in nixie tube
<李强> 在 2024-11-18 上传 | 大小:330kb | 下载:0

[VHDL编程Caculator

说明:基于Verilog语言编写的简易计算器,实现了加减法的运算,有模块和约束文件。-Verilog language based on simple calculator, to achieve the operation of addition and subtraction, there are modules and constraint files.
<杨逍> 在 2024-11-18 上传 | 大小:13kb | 下载:0

[VHDL编程verilog_code_for_double_fpu

说明:64位FPU,内含testbench,已经通过验证仿真。-64-bit FPU, embedded testbench, simulation has been validated.
<张邈> 在 2024-11-18 上传 | 大小:115kb | 下载:0
« 1 2 ... .71 .72 .73 .74 .75 3776.77 .78 .79 .80 .81 ... 4311 »

源码中国 www.ymcn.org