资源列表
[VHDL编程] BCD_to_7_seg_decoder
说明:BCD to 7 segments display decoder<victor> 在 2024-11-18 上传 | 大小:1kb | 下载:0
[VHDL编程] uart_server
说明:24路串口转1路串口服务程序, 包括FIFO模块,串口接收,发送模块,定时器模块,检测控制模块等。采用Verilog编写-24 way serial ports to 1 serial port, including FIFO module,RX module,TX module, timer module, detection and control module, etc.. Verilog preparation<wangyu> 在 2024-11-18 上传 | 大小:371kb | 下载:0
[VHDL编程] Nixietube_count
说明:数字电路基础课程设计,在数码管上计数,在quantusII下用vdhl与verilog编写。-count number in nixie tube<李强> 在 2024-11-18 上传 | 大小:330kb | 下载:0
[VHDL编程] verilog_code_for_double_fpu
说明:64位FPU,内含testbench,已经通过验证仿真。-64-bit FPU, embedded testbench, simulation has been validated.<张邈> 在 2024-11-18 上传 | 大小:115kb | 下载:0