[VHDL编程] SONGER

说明：基于FPGA的VHDL可以产生不同的音调,象音乐一样-based FPGA VHDL can produce different tones, like the same music
<相耀> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl2009

说明：并口通讯代码 并口通讯代码（调试通过） --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers
<倪德> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] fifo_01

说明：8位相等比较器，比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Compara
<罗兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] decode_for_m68008

说明：-- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X"00000" to X"01FFF" -- csbar(1) : X"40000" to X"43FFF" -- csbar(2) : X"08000" to X"0AFFF" --
<罗兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] mo0re_FSM

说明：-- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding-- dowload from : www.fpga.com.cn
<罗兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] FSM02

说明：异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine-- State Machine with Asynchronou 's Reset-- dowload from : www.fpga.com.cn
<罗兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] wave_gen

说明：波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -wavef
<罗兰> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] Parall_transfer_seior

说明：此两文件是在MAXplusII环境下开发并运行通过的VHDL文件，实现了并串口转换功能。-this document is in two MAXplusII environment through the development and operation of the VHDL documents, and the realization of serial conversion function.
<郭春吉> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] pc104_fpga

说明：
<sunlee> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] RSSI_contr

说明：VerilogHDL.自动增益控制模块中产生控制电压的部分-VerilogHDL. Automatic Gain Control Module have some control voltage
<ww> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] VerilogHDLPLI

说明：Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，-Verilog HDL PLI subroutine interfaces, for C program with the user in the direction of two transmission of data, available xilinx ISE. quartusii
<杨锐> 在 2024-11-18 上传 | 大小：1kb | 下载：0

[VHDL编程] VGAimagecontrollor

说明：VGA图象显示控制器设计,实现在VGA显示器上显示图象.-VGA image display controller designed to achieve the VGA display shows images.
<刘叶> 在 2024-11-18 上传 | 大小：1kb | 下载：0