资源列表

« 1 2 ... .43 .44 .45 .46 .47 3748.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程FIFO

说明:用verilog语言编写的FIFO文件,这是一种传统的按序执行方法,先进入的指令先完成并引退,跟着才执行第二条指令,希望能够帮助读者-With verilog language FIFO file, which is a traditional sequential execution method, first enter the command to finish and retire, followed by only the s
<huawei> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程source

说明:FPGA串口,verilog HDL串口收发程序-FPGA serial, verilog HDL serial transceiver procedures
<zkybs> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程liushuideng

说明:流水灯,控制方向,对系统时钟进行分频,奇偶数闪亮-Water lights, control direction, the system clock frequency, odd even flashing
<陈宇璐> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程ps2

说明:这是采用了verilog 语言编写的ps2,也就是键盘和FPGA交互的端口协议,适用于virtex5-This is used ps2 verilog language, which is the keyboard port protocol and interactive FPGA for virtex5
<梁卓君> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程Random-sequence-of-test

说明:随机序列的测试源码,使用verilog编写,感觉很有用,希望大家喜欢-Random sequence of test source, the use verilog to write, feel useful, I hope you like
<李丽> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程spi

说明:spi 驱动Verilog代码 可以配置任意模式长度,时钟最高支持50M(再高没有测试过)-spi driver
<马凯英> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程151019_halfadder

说明:此程序是FPGA 中用VHDL语言来实现半加器的功能,对于初学者很有参考价值。-This program is FPGA using VHDL language to achieve a half-adder function, a good reference for beginners.
<安安> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程pwm

说明:通过该IP核输出三路pwm波,可用来控制一个舵机和两块L298N驱动板,从而控制电机。-IP core output by the three-way pwm wave can be used to control a servo drive plate and two L298N to control the motor.
<CQ> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程adapt_filt_

说明:adaptive filter with two reference signal for filtering noise
<francis> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程lcd12864

说明:LCD12864的驱动程序代码,亲测可用-LCD12864 driver code, pro-test available
<xiewh> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程full_adder

说明:a full adder verilog source created by two half adder
<vince> 在 2024-11-19 上传 | 大小:2kb | 下载:0

[VHDL编程dfe_filter

说明:DEF算法的FIR滤波器verilog代码,内有乘法器IP核,可直接仿真使用-DEF algorithm for FIR filter verilog code with multiplier IP core, can be directly used simulation
<右下角> 在 2024-11-19 上传 | 大小:2kb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 3748.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org