[VHDL编程] DDS

说明：基于FPGA完成2001年电子设计竞赛直接数字频率合成器，有FPGA部分、MSP430程序以及相互通信的程序，完成题目全部要求-FPGA-based Electronic Design Competition 2001 complete direct digital frequency synthesizer, there is part of the program FPGA, MSP430 procedures and commun
<> 在 2024-11-19 上传 | 大小：5.32mb | 下载：0

[VHDL编程] multiplier-ROM--FIFO-memory

说明：布斯，阵列乘法器，加减交替除法器，以及ROM存储器，FIFO存储器-Booth, array multiplier, divider alternately add and subtract, and ROM memory, FIFO memory
<ZY> 在 2024-11-19 上传 | 大小：19kb | 下载：0

[VHDL编程] 8bit-cpu

说明：VHDL由简单存储器，计数器等搭建最终实现8位的cpu设计-VHDL realization 8 of cpu design
<ZY> 在 2024-11-19 上传 | 大小：13kb | 下载：0

[VHDL编程] niyiming

说明：矩阵键盘扫描以及数码管自动加一计数显示，适合初学者参考-Matrix keyboard scanning and automatically add a digital counter display, suitable for beginners reference
<顾澄昕> 在 2024-11-19 上传 | 大小：112kb | 下载：0

[VHDL编程] i2c_master_controller

说明：Verilig语言描述的I2C Mater控制器的IP核，已经过实践应用，适合于FPGA I2C接口设计应用。本IP核在Altera QII 15.1软件环境下综合，并且包含基于NiosII Gen2处理器的i2c软件驱动代码。-Verilig language I2C Mater described controller IP core, has been the practical application, suitable for
<zhang> 在 2024-11-19 上传 | 大小：209kb | 下载：0

[VHDL编程] crc32

说明：基于Verilog语言描述的CRC32生成和校验电路。连续或间断地4位并行数据输入，实时产生CRC32结果。-CRC32 generation and checking circuits based on Verilog language descr iption. Continuously or intermittently four parallel data input, real-time produce CRC32 resul
<zhang> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] qam16-TX

说明：基于Altera MAX10 FPGA的QAM16发送端设计代码，其中采用了MAX10 Fir滤波器IP核。供相关设计人员参考，或者进一步咨询本人。-Based on Altera MAX10 FPGA design of QAM16 the sender code, which uses the MAX10 Fir filter IP core. Related reference for designers, or further
<zhang> 在 2024-11-19 上传 | 大小：22kb | 下载：0

[VHDL编程] MAX10-on-chip-flash-controller

说明：Altera MAX10 FPGA on-chip flash控制器代码，虽然由QII生成，但可以从中学习到很多硬件描述语言的设计方法，希望能够帮助那些正在学习VHDL语言设计的人。-Altera MAX10 FPGA on-chip flash controller code, although generated by QII, but you can learn a lot of hardware descr iption lan
<zhang> 在 2024-11-19 上传 | 大小：12kb | 下载：0

[VHDL编程] scr

说明：这是一个用verilog编写的基于IIC接口的控制eeprom的程序代码。程序经过验证是正确的。对不了解IIC的人来说是很好的资料。-This is based on the control eeprom IIC interface program code written in a use verilog. Program proven to be correct. IIC do not understand people who a
<晨风> 在 2024-11-19 上传 | 大小：14kb | 下载：0

[VHDL编程] Memory-to-store-data

说明：Memory to store variable amount of data
<mohsin> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] soft_hdmi

说明：模拟adv7619 hdmi 4k视频输出信号-Analog adv7619 hdmi 4k video output signal
<毕宏伟> 在 2024-11-19 上传 | 大小：1kb | 下载：0

[VHDL编程] f1

说明：简单的宽脉冲状态同步机，输入信号通过两个D触发器到输出。附仿真结果图。-Synchronizer to deal with wide pulse signal.
<lwx> 在 2024-11-19 上传 | 大小：74kb | 下载：0