[VHDL编程] song

说明：用硬件描述语言verilog hdl写的借助外设蜂鸣器实现产生固定的音乐。-Using Hardware Descr iption Language Verilog HDL written with peripheral buzzer to achieve fixed music.
<hdwahfi> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] I2C

说明：自己编写的针对I2C芯片的Verilog读写程序，非常有用(I have written for I2C chip Verilog read and write procedures, very useful)
<何河 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] digital_clock

说明：vivado 学习资料 数字时钟设计 新建工程后导入相关文件（source）(digital clock Vivado learning materials Digital clock design, new construction, import related documents (source))
<kkoogqw > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] hua

说明：使用verilog编写的AD7810控制器，经过了仿真验证(The AD7810 controller written by Verilog has been verified by simulation)
<jxxymm > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] jtag fsm

说明：jtag接口的状态机实现，李庆华《通信IC设计》随机代码(State machine implementation of JTAG interface)
<xilingsnow > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO_ASY

说明：异步FIFO，利用格雷码作异步FIFO指针减少亚稳态产生，利用同步寄存器放置亚稳态的级联传播。(Asynchronous FIFO, using gray code for asynchronous FIFO pointer to reduce metastable, cascade propagation using synchronous register placed metastable.)
<253765952 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] encoder

说明：基于1553B 模块 decoder 程序(decode_1553b_model.v)
<雷力风神 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] VHDLDIV

说明：文档里面的程序是用VHDL编程的分频程序，是将12MHZ的频率分频为1HZ和1KHZ，当然，也可以修改成任意频率的分频程序。(Document inside the program is programmed with VHDL frequency division program, is the frequency of 12MHZ frequency is 1HZ and 1KHZ, of course, can also be m
<wangtao74177 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：用verilog语言的实现FIFO存储器，以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
<ttian > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] shujuchuli

说明：FPGA处理AD转换数据，程序简单实用,带注释标注(FPGA processing AD conversion data, the program is simple and practical)
<凤凰院凶真 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] seq

说明：实现序列检测功能，新手编程，已经在modelsim里检验过了功能完整，内附模块化testbench(Sequence detection function, novice programming)
<橙鸽 > 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] day1

说明：《四则运算小计算器设计过程实录》day1(verilog HDL code for day1,7 .rar documents in total.For more code u can put ur eye on my account.)
<敲键盘的小熊猫 > 在 2024-11-19 上传 | 大小：2kb | 下载：0