[VHDL编程] rms_mean_measure

说明：Measurement of RMS and Mean value
<Alex> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC-ADS7230

说明：ADC ADS7230 - ADC module in VHDL for ADS 7230 (Texas Instruments)
<Alex> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] fir-filter

说明：基于Verilogfir 滤波器，含低通、带通-a fir filter base on FPGA verilog software
<LIU WEI> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] EPD

说明：Quartus II开发环境下的鉴相器的图形实现。-Quartus II phase discriminator
<snow> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] mux4_to_1

说明：this files in quartus2 are 4 to 1 mux
<woo> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] counter-achieved-by-verilog

说明：该代码用Verilog语言实现了计数功能，主要实现29为计数，已通过仿真验证。-The code in Verilog realize the counting function, the main achievement of 29 counts, has been verified by simulation.
<daruili> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] divider-achieved-by-verilog

说明：该代码用Verilog语言实现了分频功能，主要实现对输入时钟的54分频，已通过仿真验证。-The code in Verilog realize the crossover functions, the main achievement of the input clock frequency of 54 minutes, has been verified by simulation.
<daruili> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] div_div

说明：可对时钟进行分频，计数功能,任意分频器 vhdl-counter vhdl
<龙哥> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] GPS_CA_CODE_GEN

说明：gps接收机码发生器原代码，已经在实际工程中得到应用。供大家参考。-gps receiver code generator source code, has been applied in practical engineering. For reference.
<TIANKE> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] GPS_CODE_CORRELATE

说明：GPS接收机基带信号处理的相关器处理vhdl程序，已经在工程中得到检验，请放心使用。-Correlator GPS receiver baseband signal processing processing vhdl program has been tested in engineering, ease of use.
<TIANKE> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] adcdac_modify

说明：ADC-DAC VHDL Working code for Spartan 3/3E FPGA device
<guruprasad sp> 在 2024-11-19 上传 | 大小：2kb | 下载：0

[VHDL编程] package_crc32

说明：使用VHDL语言实现crc32校验算法的程序包，其中的数据长度是32位-a package to describe crc32 based 32bits data
<小猫> 在 2024-11-19 上传 | 大小：2kb | 下载：0