[VHDL编程] Serial_LED_Interface

说明：This module implements the logic for controlling port LED based on link status received switch-This module implements the logic for controlling port LED based on link status received switch
<Shirish Mukim> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] SPI_Interface

说明：This module implements Serial Pheripheral Interface(SPI) Slave logic. It Communicates with MCU(Master).SPI Mode CPOL = 0 CPHA = 0 Serial Clock frequency MCU is 1 MHz. For SPI Mode CPOL = 0 CPHA = 0 -This module impl
<Shirish Mukim> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 64Bit-Look-Ahead-Adder-Verilog-Code-with-Testbenc

说明：64Bit Look Ahead Adder Verilog Code with Testbench
<Anand> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] FP_ADDER_SUBTRACTOR

说明：This is FP_ADDER_SUBTRACTOR.
<behnam> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] rbus2dma

说明：rbus转dma，2个标准之间的bridge-rbus change to dmamodule
<johnny> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 7Segment

说明：vhdl seven segment code
<prasepvianto> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 7Segment2bcd

说明：vhdl seven segment to bcd 4 bit
<prasepvianto> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] 7Segment2bcd8bit

说明：vhdl seve segment to bcd 8 bit
<prasepvianto> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] MUL

说明：4位乘法器用来监测心跳到，与计数器搭配使用-this is 4 multiply to get heart beats
<硕格格面包> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] m_ds1620_ctrl

说明：完成对温度控制芯片ds1620的温度控制，使用verilog实现-Complete the temperature control chip DS1620 temperature control, the use of Verilog to achieve
<nate> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] fifo_ip

说明：定制fifo IP核，8位宽，256深度，实现数据的写入和读取-Custom fifo IP core, 8-bit wide, 256 deep, realize the writing and reading of data
<> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] adc.v

说明：this an adc interface verilog code-this is an adc interface verilog code
<chester> 在 2024-11-20 上传 | 大小：2kb | 下载：0