[VHDL编程] fifofinal

说明：FIFO verilog学习时的基础编程练习。以8位输入，8位输出为例，输入输出采取不同时钟。 附加testbench。-first in first out
<刘思晗> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] ADC

说明：verilog At the last, before starting fist go through the FPGA NEXYS2 Board manual. It will be useful for you for this interfacing and also for the future. Best of luck…, try this one because practice makes man perfec
<sid> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Vector_Matrix_Multiplier

说明：VHDL Vector Matrix Multiplier
<AhMahdi> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] Seq_det_binary

说明：FSM Seq detector in binary encoding
<vki> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] top

说明：先将并行数据转换为串行位流，再将串行位流转换为并行数据，两个模块共用一条并行总线和时钟。-First parallel data into a serial bit stream, then the serial bit stream into parallel data, two modules share a parallel bus and a clock.
<乔帅> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] image_scaling

说明：Image scaling using verilog
<Yagni> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] FSW

说明：verilog写的有限状态机（FSW）序列检测，检测到0100_01给出高电平，包含测试文件，Modelsim下仿真成功。-Verilog written finite state machine( FSW) sequence detection, detected 0100_01 given high, including the test file, Modelsim simulation success.
<郑航> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] music

说明：Music demo verilog file
<Raz> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] pgm

说明：package for image reading and writing in vhdl
<kaissallami> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] LZSS

说明：Lempel–Ziv–Storer–Szymanski compression encoder verilog code
<Lin> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] 802.1as

说明：802.1as gptp标准包解析verilog模块。用于实现EAVB协议的重要部分。-802.1as gptp verilog module, part of EAVB procotol
<唐> 在 2025-04-25 上传 | 大小：2kb | 下载：0

[VHDL编程] rxtx

说明：简单的 RX TX串口发送接收模块 方便移植-Simple RX TX serial port to send and receive modules to facilitate transplantation
<覃保尧> 在 2025-04-25 上传 | 大小：2kb | 下载：0