[VHDL编程] vhdl2

说明：vhdl语言正弦信号发生器设计，传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大, 可移植性差。本文以正弦波发生器为例,利用EDA 技术设计电路,侧重叙述了用VHDL 来完 成直接数字合成器(DDS) 的设计,DDS 由相位累加器和正弦ROM 查找表两个功能块组成,其 中ROM查找表由兆功能模块LPM-ROM来实现。-The traditional use of discrete components
<枫蓝> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] ALUandControl

说明：用verilogHDL编写的ALU功能实现以及控制信号的产生，还附有波形仿真测试的源文件-Written by verilogHDL ALU function realization and control signal generation, but also with a simulation test of the source waveform
<dele> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] VHDL-CODES

说明：here are some vhdl codes for decoder ,mux electronis circuits
<sneha> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] Traffic-light-controller-design

说明：交通灯的FPGA实现， 包括设计要求、设计思路方案、设计源代码、仿真结果。-FPGA implementation of traffic lights, including design requirements, program design ideas, design source code, the simulation results.
<csh> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] alu

说明：This 8 bit unsigned arithematic logical unit(ALU). This code is developed in VHDL language and compatible with any VHDL softeware like xilinx,quartus. This ALU performs addition,subtraction,multiplication,and,or,and
<chunduru> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] DECL7S

说明：按开发板上4个键盘，然后再数码管上分别显示不同数据-By the development board four keyboards, and then show the different digital data on
<zhangbaohong> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] fenpinqi

说明：200分频的verilog综合仿真源程序，以及仿真波形-200divition-200 points frequency integrated simulation verilog source code, and the simulation waveform-200divition
<wangy> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] cnt24

说明：24进制的VHDL程序，适合EDA初学者使用的基础实验-24 into the system, suitable for beginners program VHDL EDA of fundamental experiment using
<zzz> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] adder4_1

说明：基于VHDL的四位加法器，运行环境quartus-VHDL-based four adder, operating environment quartusII
<jiayanqing> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] cfgadda

说明：adda的FPGA配置，可以对adda完成完整的FPGA配置，很好-adda FPGA configuration, you can adda complete a full FPGA configuration, good
<薛辉> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] 1

说明：基于fpga的bpsk实现 module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:0]fcw //载波频率 input[9:0]angle //载波相位 input clk,clr input M,EN //M为 -vhdl bpsk fpga dpsk module psk(clk,clr,fcw,angle,M,EN,psk_output) input[31:
<yanchao> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] Atlys_ISE_GPIO_UART(1)

说明：atlys gpio yuart program
<gopal> 在 2025-03-10 上传 | 大小：92kb | 下载：0