[VHDL编程] rs232

说明：this is vhdl code. purpose of rs-232 connected with altera cyclone2.
<kimjuhyun> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] MUX_8

说明：用verilog实现串口通信程序，通过仿真验证-Serial communication program, is verified by simulation with verilog
<蚩建峰> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] LFSRT

说明：LFSR it generates a random test sequence, this is the .v cod. It works well and there is the attachment doc . enjoy it !!!!!!!!!! -it generates a random test sequence, this is the .v cod. It works well and there is the
<Jason> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] mult-64bit-booth.txt

说明：64位booth乘法器，verilog HDL， zip文件，modelsim测试通过-64 booth multiplier, verilog HDL, zip files, modelsim test
<cunxi> 在 2025-03-10 上传 | 大小：92kb | 下载：1

[VHDL编程] delayline_b

说明：基于延迟线的数字脉冲宽度调制，用于电力电子设备的触发信号产生-puls wide modulator based on delayline
<Arclank> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] SOC_Code

说明：加法器，原码补码乘法器，ROM设计，PC计数器等的VHDL详细代码-The source-code complement adder, multiplier, ROM design, such as PC counter of VHDL code in detail
<dangkan> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] xapp220

说明：xapp220对应的pdf文档，gold码和LSFR在无线中的应用-LFSRs as Functional Blocks in Wireless Applications
<曹曹> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] LCD12864-for-chinese-verilog

说明：在FPGA平台上，利用verilog编程在LCD上显示汉字的例程。（来源于大西瓜例程）-lcd for chinese based on verilog——code example
<wu yue> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] aurora_IP

说明：Aurora协议是一款高带宽、低成本、可扩展、框架简洁、适合点对点串行数据传输的协议。-Aurora protocol is a high-bandwidth, low-cost, scalable, simple fr a mework for point to point serial data transfer protocol.
<Lay> 在 2025-03-10 上传 | 大小：92kb | 下载：1

[VHDL编程] 8_1

说明：一个具有置位、复位、左移和右移功能的八位移位寄存器/“01011010”序列检测器。移位寄存器电路端口为：异步清零输入端口rst，输入时钟clk，置数判断输入端口load，移位类型判断输入端口m，数据输入端口data[7:0]，输出端口q[7:0]。序列检测器电路端口为：异步清零输入端口rst，输入时钟clk，串行数据输入端口d，输出标志端口s。(A eight bit shift register / 01011010 sequenc
<白学 > 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] fadder_4v

说明：利用quartus9.0中verilog语言实现的四位全加器，亲测有效(Using quartus9.0 Verilog language to achieve the four bit full adder, pro test effective)
<wqjms > 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] 8位数字显示的简易频率计

说明：（1）能够测试10HZ~10MHZ的方波信号； （2）电路输入的基准时钟为1HZ，要求测量值以8421BCD码形式输出； （3）系统有复位键； （4）采用分层次分模块的方法，用Verilog HDL进行设计，并对各个模块写出测试代码； （5）具体参照说明文档（包含源代码，仿真图，测试波形，详细的设计说明）(A square wave signal capable of testing 10HZ~10MHZ; (2) the r
<浅月紫竹林 > 在 2025-03-10 上传 | 大小：92kb | 下载：0