[VHDL编程] VHDL-study

说明：VHDL的常用基本语法，基础知识，很久不用就容易忘了-VHDL commonly used basic grammar, basic knowledge
<王小文> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] smdesign(VHDL)

说明：FPGA学习资料，新手入门资料,VERILOG- Simulation model Verilog
<liu> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] ps2_ctrl

说明：vhdl for ps2 connector
<khishgee> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] A

说明：基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) de
<ruohai> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] Choosing-signal-generator

说明：基于FPGA的模拟信号源设计（中英文翻译） CPLD 信号发生器 频率捷变 无线电-FPGA signal generator frequency-agile
<沈曙明> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] UFTtest

说明：基于fpga的verilog写的MAX2的ufm模块使用实例-Module uses examples based on the fpga' s verilog wrote the MAX2 the ufm
<yeguowu> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] digital-clock

说明：CPLD Verilog HDL实现数字钟-CPLD Verilog HDL digital clock
<高飞> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] adder8_4

说明：用Verilog HDL编写的8位加法器程序，加法器采用4级流水线的方式实现。-8-bit adder program written using Verilog HDL, the adder 4 pipeline.
<李桐> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] LED_RUN

说明：8位跑马灯 verilog代码设计----基于QUATUS II 开发环境，使用与verilog代码入门学员-8 bit Verilog code design---- QUATUS II-based development environment, using Verilog code entry students
<zhukunshun> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] mx2ufm

说明：altera公司MAX2器件的用户可用flash存储区测试程序-Altera MAX2 devices available to the user flash storage area test program
<kidd> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] canbus

说明：canbus 工程文件 ，直接在QII上建立工程后用-canbus module for FPGA used ，
<罗华杰> 在 2025-03-11 上传 | 大小：93kb | 下载：0

[VHDL编程] I2C_control

说明：I2C两线式串行总线的控制端的verilog源代码，经过编译和modelsim仿真后是正确的！-Two-wire I2C serial bus control terminal verilog source code, after compiling and modelsim simulation is correct!
<林伟建> 在 2025-03-11 上传 | 大小：93kb | 下载：0