资源列表
[VHDL编程] FoxBone_PWM1
说明：This file is consist of VHDL regarding PWM Driver<changkyu> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] EDACN_Xilinx_question_and_answerV1.0
说明：edacn论坛上对在FPGA学习过程中出现的问题所给出的解决方法和对FGPA学习具有很强的指导意义-edacn question study<xidian> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] OpenSource_H64
说明：gl850 usb hub原理图gl850 usb hubgl850 usb hub-gl850 usb hub<wdt> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] Verilog-UART
说明：UART With Verilog Unit for Transmission Unit for Reception<Rami> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] Combinational_Testing
说明：testing details for VLSI based digital ic<kkkk> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] Notification-for-Admission-to-Ph.D.-a-ME-(PT-FT)-
说明：vhdl veri language for high density<pmv> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] vhdl-ad9910
说明：ad9910 DDS板 VHDL源代码，在Cyclone II FPGA上调试通过，主要文件说明： Filename Function ----------------------------------------------------- dds_controller.vhd top entity, opcode decoding ddslib.vhd configuration,opcode definition<bin> 在 2025-03-10 上传 | 大小：91kb | 下载：1
[VHDL编程] qiangdaqilunwen
说明：verilog hdl实现的三路抢答器，一个复位键，八个数码管，五个LED灯，晶振为12 MHz 采用CPLD 器件为ALTERA 的EPM7064SL-44芯片 -verilog hdl implementation of three-way Responder, a reset button, eight digital control, five LED lights, crystal is 12 MHz ALT<李瑞芳> 在 2025-03-10 上传 | 大小：91kb | 下载：0
[VHDL编程] frequency-divider
说明：基于VHDL语言实现的数控分频器的设计及其仿真-Based on the numerical control language realization VHDL prescaler design and its simulation<刘海> 在 2025-03-10 上传 | 大小：91kb | 下载：0