[VHDL编程] 3G--mobil

说明：3G移动终端基带信号处理器设计与实现该系统很好的实现了3G移动终端处理功能，但实际环境比仿真环境更复杂，需要给出解决办法，然后再验证。目前该方案实现了384 kb/s工作，使用3个时隙(每个时隙128 kb/s) 实现了基于高速下行分组接入(HSDPA)技术提高数据速率，它类似于WCDMA和CDMA2000标准所提供的速率。-3G mobile terminal baseband signal processor design and
<ldd> 在 2025-03-10 上传 | 大小：21kb | 下载：0

[VHDL编程] wen

说明：proteus PWM控制仿真 占空比和周期课调，基于I2C总线-proteus PWM control simulation
<皮卡> 在 2025-03-10 上传 | 大小：1.1mb | 下载：0

[VHDL编程] Altera-Cyclone-III

说明：Altera Cyclone III Component library
<Vic> 在 2025-03-10 上传 | 大小：1.31mb | 下载：0

[VHDL编程] FPGA

说明：FPGA Component Libraries
<Vic> 在 2025-03-10 上传 | 大小：1.41mb | 下载：0

[VHDL编程] Simulation-Pspice-Functions

说明：Simulation Pspice Functions
<Vic> 在 2025-03-10 上传 | 大小：19kb | 下载：0

[VHDL编程] TVR2

说明：A Modern Stream Cipher - Trivium
<qazal> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] foreignsp

说明："foregin" in vhdl code with rar file.
<qazal> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] tv_TB

说明：test bench for A Modern Stream Cipher - Trivium.
<qazal> 在 2025-03-10 上传 | 大小：1kb | 下载：0

[VHDL编程] nios-driverLCD

说明：在FPGA中使用嵌入式软核NIOS2控制128*64的液晶屏程序-Embedded in an FPGA soft core NIOS2 control 128* 64 LCD procedures
<> 在 2025-03-10 上传 | 大小：8kb | 下载：0

[VHDL编程] uartverilog

说明：verilog hdl FPGA vga时序显示经典源程序 很实用的-verilog hdl FPGA vga display timing source code very useful
<杨泽钰> 在 2025-03-10 上传 | 大小：801kb | 下载：0

[VHDL编程] ps2verilog

说明：verilog hdl FPGA PS2时序控制接口源代码 很经典 很实用-verilog hdl FPGA PS2 timing control source code it is very useful and perfect
<杨泽钰> 在 2025-03-10 上传 | 大小：37kb | 下载：0

[VHDL编程] FT245RW

说明：用virilog语言在quartusII下实现FPGA与FT245BL芯片通讯-realize the communication between FPGA and FT245BL.
<guoguo> 在 2025-03-10 上传 | 大小：2kb | 下载：0