[VHDL编程] adder

说明：加法器的原理及在FPGA中的设计与设计！-Adder in principle and in the FPGA design and design!
<rbj> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] traffic

说明：此程序描述了FPGA对交通灯的控制，运行没问题-This procedure describes the FPGA to control the traffic lights, running no problem
<jiaxuemei> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] ps2

说明：本来以为模拟PS2协议相当的麻烦，今天下了一本PS2协议手册看了半天，原来读键盘值相当简单嘛，比模拟SPI、I2C简单多了呵呵。-Considerable agreement that the simulation would have trouble PS2, PS2 today an agreement under the manual looked a long time, the original value of readin
<陈祥> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] VerilogHDL

说明：经典VerilogHDL语言例子48例,很好的学习verilog程序-VerilogHDL language classic example of 48 cases, good learning verilog program
<李东> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] code

说明：GPS系统C_A码跟踪环的研究及FPGA实现 一篇很有价值的学术文献-GPS systems C_A code tracking loop and FPGA Implementation of a valuable academic literature
<陈睿> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] USB4716ARMCE

说明：数据采集模块USB4716 的ARM驱动程序可直接安装在wince系统中-qudongsofeware
<胡建勇> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] FPGAlearn_130

说明：对FPGA入门者来说是不错的选择，介绍了一些简单的模块的方法代码-Beginners on the FPGA is a good choice, introduces some simple way to code modules
<李芳> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] dsp

说明：WCDMA中频FPGA DSP处理程序，DSP采用TMS320C6203，完成FPGA的调制参数配置和各物理信道编码数据的发送。-DSP program fot WCDMA middle-frequency FPGA. Use TMS320C6203 as DSP chip.
<dingyy> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] EDA3

说明：实验目的 1．学习一般有限状态机的设计； 2．实现串行序列的设计。 二、设计要求 1． 先设计0111010011011010序列信号发生器； 2． 再设计一个序列信号检测器，若系统检测到串行序列11010则输出为“1”，否则输出为“0”，并对其进行仿真和硬件测试。 -Purpose of the experiment 1. Learning the general design of finite state
<维吉尔> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] rom_3_4

说明：该程序实现的是3输入4输出的只读存储器的功能，已通过仿真验证。-Implementation of the program is 3 input 4 output of the read-only memory function, has been verified by simulation.
<chenzhuaixia> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] VHDL2

说明：序列信号发生器： 在系统时钟的作用下能够循环产生一组或多组序列信号的时序电路，（循环产生一组序列信号0111010011011010） 序列检测器： 检测一组或多组又二进制码组成的脉冲序列信号，当序列检测器连续收到一组或多组序列信号，如果与预先设置的码11010相同的时候，输出1，否则输出0. -Sequence of signal generator: the role of the system clock cy
<venny> 在 2025-03-10 上传 | 大小：92kb | 下载：0

[VHDL编程] verilog

说明：FPGA中verilog语言实现的的USB接口协议，希望能对大家有用-FPGA verilog language in the USB interface protocol implemented in the hope that useful
<铁牛> 在 2025-03-10 上传 | 大小：92kb | 下载：0