[VHDL编程] fulladder_TB

说明：fulladder test bench
<happywater12 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] adder_sub_TB

说明：adder/subtractor testbench
<happywater12 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] ad7606

说明：AD7606采集代码，用于verilog 驱动 AD7606 adc SPI 串口方式(AD7606 acquisition code, used for Verilog drive AD7606 ADC SPI serial mode)
<烦恼的按钮 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] emif

说明：fpga emif 通信接口软件设计基于fpga(FPGA EMIF communication interface software design based on FPGA)
<nbswsin > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] SPI_Master

说明：spi 主发送模块，功能已测试没有问题，各个信号已标注(SPI main send module, the function has been tested, no problem, each signal has been marked)
<lss092 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] make_pwm_block

说明：内置宽度和频率寄存器，可调制宽度和频率得PWM(Built-in registers, width and frequency PWM modulation width and frequency)
<ribbit_wang > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] syn6288

说明：北京一家 语音芯的应用，例子，可以广泛用银行排队机，手持机的播报语音，交互仪器上语单播报等设备上(The application of a voice core in Beijing, for example, can be widely used in Bank Queuing machines, handheld broadcast voice, interactive instruments, unicast devices an
<libinhb > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] adc

说明：VHDL code of adc and interfacing with Spartan 3E FPGA Board
<Shoaib14 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] AD_TO_FIFO

说明：A/D采集的数据缓存进入fifo，并通过读信号将FIFO中的数据送入网口(A/D sample data buffer to fifo,and then read enable to ethernet.)
<preman > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] hmc960

说明：hmc960芯片的初始化程序，可以实现verilog程序，微波信号的放大(hmc960 initial code,spi ,verilog,amplify)
<preman > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] slave

说明：xilinx Zynq 中的AXI总线 axi slaver模块(AXI bus Axi slaver module in Xilinx Zynq)
<wd小强 > 在 2024-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] Carry-Skip Adder

说明：经典的进位跳跃、进位选择、并行前缀加法器，16位，基于verilog HDL语言(16-bit carry-skip adder)
<Dirty > 在 2024-12-23 上传 | 大小：1kb | 下载：0