资源列表
[VHDL编程] SystemVerilog 验证方法学
说明:systemverilog 验证方法学,夏宇闻版(systemverilog verification methodology)<影魅 > 在 2024-12-23 上传 | 大小:43.68mb | 下载:1
[VHDL编程] sdram controller
说明:Introduction Synchronous DRAMs have become the memory standard in many designs. They provide substantial advances in DRAM performance. They synchronously burst data at clock speeds presently up to 143MHz. They also provi<Robuster > 在 2024-12-23 上传 | 大小:8kb | 下载:2
[VHDL编程] ckey_led7s
说明:使用verilog语言并用按键操作来控制数码管的显示(Use buttons to control the display of digital tubes)<窈窕哥 > 在 2024-12-23 上传 | 大小:2.88mb | 下载:1
[VHDL编程] ddr3_rw_ctrl
说明:verilog基于DDR3 xilinx IP核 的DDR3的读写控制,方便学习(it is based on DDR3 IP core of xilinx)<superali > 在 2024-12-23 上传 | 大小:1kb | 下载:1
[VHDL编程] FPGA实现SPI的程序实例
说明:基于verilog的FPGA spi通信协议,sck.(FPGA spi communication protocol based on verilog, SCK.)<巴拉望 > 在 2024-12-23 上传 | 大小:541kb | 下载:1
[VHDL编程] 基于FPGA的等精度频率计的设计
说明:基于FPGA的频率计,采用的方法为等精度。(Frequency meter based on FPGA)<juese > 在 2024-12-23 上传 | 大小:265kb | 下载:1
[VHDL编程] ac_acquire
说明:ads127l01串联模式,串联了两个芯片,此时最大采样率不能用。osr的值为 01,10,11.(Ads127l01 series mode, in series with two chips, at this time the maximum sampling rate can not be used. The value of OSR is 01, 10, 11.)<纷飞血 > 在 2024-12-23 上传 | 大小:1kb | 下载:1
[VHDL编程] FPGA full advanced
说明:FPGA全程进阶-实战实练,实用的FPGA学习资料。(Practical document of FPGA learning)<ts_ear > 在 2024-12-23 上传 | 大小:11.75mb | 下载:1