[VHDL编程] 08_1_hdmi_output_test

说明：基于fpga的hdmi彩条输出实验 ， 彩条生成模块加上hdmi编码器，输出TMDS信号接到显示器即可看到彩条。 可以调整输出分辨率(HDMI color bar output experiment based on FPGA The color bar generation module and the HDMI encoder can output the TMDS signal to the display and see the
<黑鱼秋水> 在 2019-03-25 上传 | 大小：1.51mb | 下载：1

[VHDL编程] 基于basys3的推箱子游戏

说明：基于FPGA的游戏实例，开发板为Xilinx的basys3，VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
<Miura> 在 2025-05-01 上传 | 大小：595kb | 下载：1

[VHDL编程] package_control-master

说明：从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)
<danieltang> 在 2025-05-01 上传 | 大小：451kb | 下载：0

[VHDL编程] VERILOG

说明：基础的几个verilog代码实现，讲到case和task的使用。(basic verilog,use case and task ,very usual, i want some help to achieve the design of delta and sigma fractional_n divider.)
<sana00> 在 2025-05-01 上传 | 大小：86kb | 下载：1

[VHDL编程] Cortex-M1

说明：Verilog Cortex-M1 source code
<Dilogic> 在 2025-05-01 上传 | 大小：5.12mb | 下载：1

[VHDL编程] 24_Timer

说明：使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
<libus> 在 2019-04-02 上传 | 大小：1kb | 下载：0

[VHDL编程] test

说明：用fpga实现抢答器功能，包含源程序，可以直接运行。(FPGA is used to implement the function of answering machine, including the source program, which can run directly.)
<wwcancld22d115wq> 在 2025-05-01 上传 | 大小：3.27mb | 下载：0

[VHDL编程] Verilog HDL

说明：2015年全国电子设计大赛F题，时间间隔测量模块，占空比测量模块，ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)
<鹤鹤鹤鹤> 在 2025-05-01 上传 | 大小：2kb | 下载：0

[VHDL编程] ad5764Verilog

说明：AD5764配置程序 ，使用verilog编写，希望能够帮助大家(AD5764 configuration program, written in verilog, I hope to help everyone)
<SUBZERO> 在 2025-05-01 上传 | 大小：6.68mb | 下载：0

[VHDL编程] Verilog数字VLSI设计教程（源码）

说明：Verilog 数字VLSI 设计教程 官方Lab(Verilog Digital VLSI Design Course Official Lab)
<brico> 在 2025-05-01 上传 | 大小：10.95mb | 下载：1

[VHDL编程] PID_Verilog

说明：PID算法用verilog语言实现，实测可用，由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)
<wrnd> 在 2025-05-01 上传 | 大小：1kb | 下载：0

[VHDL编程] E7_3

说明：对基于符号LMS算法的自适应均衡器进行仿真。要求分别进行算法的性能仿真、生成FPGA测试用的输入信号、仿真权值在运算过程中的数据范围(The adaptive equalizer based on the symbol LMS algorithm is simulated. The performance simulation of the algorithm is required, the input signal for FPGA
<SEXYLADY> 在 2025-05-01 上传 | 大小：928kb | 下载：0