资源列表
[VHDL编程] state_verilog
说明:用VERILOG实现状态机,对状态机的理解很有帮助-Use VERILOG implementation state machine, the understanding of the state machine is very helpful<jenny > 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] i2c_interface_v1
说明:通过对IC2总线时序的分布,实现对IC2总线上的数据的接收和发射-IC2 through the distribution bus timing to achieve reception of data on the bus and IC2 emission<陈伟> 在 2024-11-13 上传 | 大小:1kb | 下载:0
[VHDL编程] boxingfashengqi
说明:能产生方波和三角波的信号发生器,以时钟信号为基准,输出时可以选择一种信号输出。-Can produce a square wave and triangular wave signal generator to the reference clock signal, a signal output can be selected output.<lyp> 在 2024-11-13 上传 | 大小:1kb | 下载:0