[VHDL编程] state_verilog

说明：用VERILOG实现状态机，对状态机的理解很有帮助-Use VERILOG implementation state machine, the understanding of the state machine is very helpful
<jenny > 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] i2c_interface_v1

说明：通过对IC2总线时序的分布，实现对IC2总线上的数据的接收和发射-IC2 through the distribution bus timing to achieve reception of data on the bus and IC2 emission
<陈伟> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] bakema

说明：产生巴克马发生器 通过计数来决定输出 具有复位功能-Bake Ma produced by counting to determine the output of the generator has a reset function
<lone> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] viterbia

说明：实现viterbi译码，通过比较最小汉明距来判别最佳路径，删除不必要的路径，最终找到最佳路径。-Implement viterbi decoding, by comparing the minimum hamming distance to distinguish the best path, delete unnecessary path, finally find the best path.
<wuxingtao> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] Vhdl1

说明：VHDL语言编写Verilog，实现数码管上数字循环显示-VHDL language Verilog, to realize the digital tube display digital loop
<邱珊> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] rgb2ycbcr

说明：color space transformation with input coeficient
<Long> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] ycbcr2rgb

说明：color space transformation with input coefficiences
<Long> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] mux

说明：对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter m
<曾玉> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] boxingfashengqi

说明：能产生方波和三角波的信号发生器，以时钟信号为基准，输出时可以选择一种信号输出。-Can produce a square wave and triangular wave signal generator to the reference clock signal, a signal output can be selected output.
<lyp> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] vga

说明：vga实现汉字显示，只有。v和ucf文件 基于sprtan3e板-vga word print
<王晓军> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] cic5r61

说明：实现CIC5级滤波器功能。可以达到提亲一位或者延迟一采样的功能-Achieve CIC5 stage filter function.
<lihe> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] FPGA_CIC

说明：用Count计数法实现5级CIC滤波器，能够提前或者延迟一个周期采样。能综合-Implementation level 5 CIC filter with Count counting method, one can advance or delay the sampling period.
<lihe> 在 2024-10-06 上传 | 大小：1024 | 下载：0