[VHDL编程] pci1

说明：如果想为了以后的2k平台兼容就最好编wdm，因为windows2k不支持vxd，而且以后的发展wdm肯定要代替vxd了。不过由于我找到的资料基本上都是介绍vxd的，感觉vxd的技术好像更成熟一点，编的人更多一点，所以偷了一下懒（惭愧），就没有去研究wdm，就选择了vxd。-If you want to later edit 2k on the best platform compatible wdm, because windows2k
<luo> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] MessureDistance

说明：使用HC-SR04超声波测量距离IP，精确度达1mm，最远4m程序有详细的注释。-Use HC-SR04 ultrasonic distance measuring IP, an accuracy of 1mm, the farthest 4m procedures detailed notes.
<郭雄> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] serial_to_para

说明：verilog状态机实现并串转换serial_to_para,本人已调试并仿真成功，绝对可用-verilog state machine and string conversion，i think it is very important to someone who is ready to learn verilog
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] fsm_seq0101

说明：verilog状态机实现的序列检测器，本人仿真通过，绝对可用，欢迎大家下载学习。-verilog state machine sequence detector simulation by himself, absolutely free, welcome to download the study.
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] trafficlight

说明：本人编写的简易交通灯程序，希望对大家有用，并欢迎批评指正-I prepared a simple traffic light program, I hope useful for everyone, and welcome criticism.
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] lock

说明：本人编写的verilog程序密码锁，已仿真通过，欢迎大家下载并指正批评，互相学习。-I write verilog program locks have been through simulation, welcome to download and correct criticism, learn from each other.
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] binary_to_BCD

说明：本人编写的2进制转换为BCD码的verilog程序，绝对可用，已测试通过。-I write binary to BCD verilog program, absolutely free, have been tested.
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] ad_ctr

说明：本人编写的ad9280控制器程序，经过硬件测试通过，欢迎大家下载学习。-I prepared ad9280 controller program, after the hardware test, welcome to download the study.
<范志荣> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] 12864

说明：能够实现，12864显示简单得中文字符。适合于初学者学习，研究。-Can be achieved, 12864 shows simple Chinese characters. Suitable for beginners to learn and study.
<kuang> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] chap1

说明：《VHDL编程实例》一书的范例文件,第一章内容-" VHDL programming examples," a book of sample files, the first chapter
<kangyi> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] JCONTROL_24

说明：256分步步进电机开环控制系统 所需的需存入ROM的COS值-256 by step motor open loop control system is required to be deposited in the cosine value of the ROM
<费翔> 在 2024-10-07 上传 | 大小：1024 | 下载：0

[VHDL编程] VGAsignal

说明：Verilog 典型的VGA 显示 有按键控制的不同彩色的图像-Verilog VGA display
<阿来> 在 2024-10-07 上传 | 大小：1024 | 下载：0