资源列表

« 1 2 ... .95 .96 .97 .98 .99 4200.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程ps2_keyboard_test

说明:FPGA通过ps2接收键盘数据,然后把接收到的字母A到Z键值转换相应的ASII码,通过串口发送到PC机上。 实验时,需要接键盘,还要用调试助手,下载程序后,在键盘上按下一个键,比如A,则在PC调试助手上可看到A -FPGA receives data via the keyboard ps2, and then received the letters A through Z keys corresponding convers
<jame> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程uart

说明:PC机上开串口调试助手,发送一个字符到开发板(中间通过串口线相连) FPGA收到字符后,回发给PC机上,在串口助手上显示 -Open the PC serial debugging assistant, to send a character to the development board (middle connected by a serial line) After the FPGA received charact
<jame> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程beep

说明:蜂鸣器输出报警声实验 滴。。滴。。滴。。 -Buzzer output alarm sound experiment Drops. . Drops. . Drops. .
<jame> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程eight

说明:八位同步寄存器(检测时钟上升沿,一个接受复位信号,八位输入赋给八位输出)-eight bit registered
<周翔> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程mc

说明:可控脉冲发生器:采用1KHz的工作时钟,初始化周期为2.5s,占空比为50 ,所以周期(T)初始化为2500,占空比(Result)初始化为1250;用按键S1、S2、S3、S4分别实现周期增大、周期减小、占空比增大、占空比减小。-Controllable pulse generator
<黎明> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程vending-machine

说明:用Verilog实现自动售货机功能,代码较初级。易懂,内含test文件。-Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.
<liangzai> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程FT_LUT6_L

说明:Verilog of XILINX LUT6 of Xilinx-Verilog of XILINX LUT6 of Xilinx
<Jahid> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程GF-(q)-multiplier-design

说明:伽罗华域GF(q)乘法器设计,FPGA实现-Galois field GF (q) multiplier design, FPGA realization
<吴敏> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程div

说明:除法器设计,基于FPGA,实现除法运算,在实物上测试通过-Divider design, based on FPGA, to achieve the division on the physical test
<吴敏> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程random

说明:伪随机序列应用设计,应用与产生伪随机序列,FPGA实现-Pseudo-random sequence application design, application and generate a pseudo-random sequence, FPGA realization
<吴敏> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程1111-Sequence-Detection

说明:1111序列检测的设计VHDL代码,用状态机实现111序列检测的设计,如果检测到正确的序列,则led灯亮起,否则熄灭-1111 Sequence Detection design VHDL code, using the state machine to achieve 111 Sequence Detection design, if it detects the correct sequence, led lights, other
<syt> 在 2024-10-07 上传 | 大小:1024 | 下载:0

[VHDL编程liushuishichazhaobiao

说明:(一)取得I1,取得I2。 (二)正值化I1 和I2。 (三)正值化后的I1 和I2 送往查表。 (四)取得查表结果Q1_Sig 和Q2_Sig 然后相减-(a) to obtain I1, I2. (two) in I1 and I2. (three) in after I1 and I2 to the table. (four) obtain look-up table results of Q1_Sig a
<yuzhuangzhi> 在 2024-10-07 上传 | 大小:1024 | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 4200.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org