资源列表
[VHDL编程] Verilog HDL
说明:2015年全国电子设计大赛F题,时间间隔测量模块,占空比测量模块,ISE编写的verilog程序。(2015 national electronic design competition F title, time interval measurement module, verilog program written by ISE.)<鹤鹤鹤鹤> 在 2024-11-09 上传 | 大小:2kb | 下载:0
[VHDL编程] PID_Verilog
说明:PID算法用verilog语言实现,实测可用,由三个模块组成(The PID algorithm is implemented in Verilog language. The actual measurement is available. It consists of three modules.)<wrnd> 在 2024-11-09 上传 | 大小:1kb | 下载:0
[VHDL编程] 哈夫曼编码器设计实验报告
说明:要求对一段数据序列进行哈夫曼编码,使得平均码长最短,输出各元素编码和编码后的数据序列。 ①组成序列的元素是[0-9]这10个数字,每个数字其对应的4位二进制数表示。比如5对应0101,9对应1001。 ②输入数据序列的长度为256。 ③先输出每个元素的编码,然后输出数据序列对应的哈夫曼编码序列。(Design a 1MHz FIR low pass filter. Huffman coding is required for a<羊羊驼> 在 2024-11-09 上传 | 大小:178kb | 下载:0
[VHDL编程] hdmi
说明:HDMI协议的Verilog实现,通过对RGB三个通道分别进行TMDS编码完成,纯原创代码(Verilog implementation of HDMI protocol, through TMDS coding of RGB three channels, pure original code)<frostmorne> 在 2024-11-09 上传 | 大小:7kb | 下载:0
[VHDL编程] 实验一多路选择器与CPU辅助模块设计
说明:实验一多路选择器与CPU 模块设计 实验方法与答案(Solutions for computer experiment.)<陈惜> 在 2024-11-09 上传 | 大小:33.2mb | 下载:0
[VHDL编程] ETHERNETIP LIB
说明:C Library for ethernet ip aaccess<mks1982> 在 2024-11-09 上传 | 大小:172kb | 下载:0
[VHDL编程] AHB2-master
说明:AMBA AHB 2.0 VIP in SystemVerilog UVM<wangliu433> 在 2024-11-09 上传 | 大小:31kb | 下载:0