[VHDL编程] std_div

说明：分频模块 用veriog hdl实现十六分频-clock division module
<eragon> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] dacontrol

说明：数字量转成模拟量的基于verilg hdl 语言编写的程序 非常好用-digital convert to analog
<eragon> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] cordic

说明：cordic算法，适用于宽带信道化接收机提取信号参数-CORDIC algorithm, suitable for wideband channelized receiver signal parameter estimation
<yanhuizhi> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] AD

说明：AD采集控制时序,控制对象AD1674启动和转换-AD acquisition control timing, control object AD1674 starts and conversion
<何小> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] counter

说明：脉冲上升或下降沿个数计数功能，并且可以配置初态和触发计数条件-Pulse rise or fall along a counting function, and can be configured to initial and trigger conditions
<何小> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] digital_filter

说明：数据滤波功能，可以配置滤波的宽度,或者向后推几个时钟-The data filtering function, can configure the filter width
<何小> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] MS_TMR

说明：三模冗余设计，当某一位数据错误时，可以自动进行纠正-Three modular redundancy design, when a data error, can be automatically corrected
<何小> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] PPS

说明：脉冲宽度可配置，输出不同脉宽值，启动后输出-The pulse width can be configured with different pulse width, output value
<何小> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] pulse_sequence

说明：用VHDL语言实现了并行脉冲控制器的代码-Using VHDL code parallel pulse controller
<Diego> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] videocpt

说明：用VHDl语言实现高速视频数据采集模块代码-High-speed video data acquisition module code language used VHDl
<Diego> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] PDIUSB

说明：用VHDl语言实现USB与FPGA接口模块代码-VHDl language with USB and FPGA Interface Module code
<Diego> 在 2024-11-10 上传 | 大小：1kb | 下载：0

[VHDL编程] watch_dog

说明：看门狗程序设计，使用verilog HDL语言编写-Watchdog program design, using verilog HDL language
<甄红欣> 在 2024-11-10 上传 | 大小：1kb | 下载：0