资源列表

« 1 2 ... .01 .02 .03 .04 .05 4206.07 .08 .09 .10 .11 ... 4311 »

[VHDL编程FPGA_CIC

说明:用Count计数法实现5级CIC滤波器,能够提前或者延迟一个周期采样。能综合-Implementation level 5 CIC filter with Count counting method, one can advance or delay the sampling period.
<lihe> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程DA

说明:verilog 串行AD转换 TLC549AD采样程序-verilog serial AD converter TLC549AD sampling procedures
<祝春晖> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程bt656_decode

说明:bt656 标准的解码 verilog 语言-bt656 decode
<xujianfeng> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程rxpart

说明:uart异步串口收模块,将串口数据进行组合变成8位的字节。波特率可自行调节-uart receive asynchronous serial module, serial data will be combined to become 8 bytes. The baud rate of self-regulation
<郭先生> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程2_led

说明:基于nios ide编程并下载至FPGA中的led灯闪亮程序-Based nios ide programmed and downloaded to the FPGA program led lights flashing
<yanhuazhen> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程AD_4-

说明:ADC,芯片AD7812的转换代码,可实现AD转化,AD芯片用的是AD7812,实现16位数模转化-Verilog HDL code, the AD conversion can be achieved. AD-chip using a AD7812
<管鑫> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程osh

说明:Verilog开发脚本文件,Cyclone四代引脚分配源文件-Verilog development scr ipt file, cyclone pinout four generation file
<管鑫> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程AD9910_div_clk2p5(1)

说明:AD9910在DE2板上实现单音信号点频-AD9910 DE2 board to achieve the tone frequency signal points
<黄刚> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程ADCS5451A_Sample

说明:用verilog语言实现的ADCS5451 AD转换芯片的控制与数据读取。-Using verilog language to achieve ADCS5451 AD converter chip control and data read.
<贺风> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程zuoyepaoma2

说明:基于FPGA的跑马灯设计,可实现一个灯独跑,两个灯连跑,间断跑,隔着2个灯跑自定义跑灯形式。quartus软件亲测可用,自己编写的~-Marquee FPGA-based design can achieve an independent running lights, two lights Lianpao, intermittent run, run across two lights running lights in the fo
<司维> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程huxi

说明:基于VHDL设计四个频率不同的呼吸灯,呼吸频率分别为 0.1Hz,0.2Hz,0.4Hz,0.8Hz 呼吸灯原理:利用PWM波控制led的亮度,的 原始代码 quartus软件亲测可用。-VHDL-based design in four different frequencies breathing light, breathing frequency was 0.1Hz, 0.2Hz, 0.4Hz, 0.8Hz breathin
<司维> 在 2024-11-09 上传 | 大小:1kb | 下载:0

[VHDL编程daojishi

说明:基于VHDL编写的60S倒计时,可以设置倒计时开始时间, 重置倒计时,倒计时结束数码管会闪烁,蜂鸣器报警,quartus软件亲测可用。-60S-based VHDL, countdown, countdown start time can be set, reset the countdown, countdown to the end of the LED will blink, buzzer alarm, quartus softw
<司维> 在 2024-11-09 上传 | 大小:1kb | 下载:0
« 1 2 ... .01 .02 .03 .04 .05 4206.07 .08 .09 .10 .11 ... 4311 »

源码中国 www.ymcn.org