[VHDL编程] CM

说明：Verilog Implementation of Complex Mutliplier
<Jinu> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] CM_WADDR

说明：Complex multiplier with twiddle factor
<Jinu> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] WDDRGEN

说明：Address generation for twiddle factors
<Jinu> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] WROM

说明：Twiddle factors in ROM
<Jinu> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] lcd12864

说明：用FPGA来驱动LCD12864，VHDL语言编写的。-Using FPGA to drive LCD12864，VHDL language
<文辺> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] jiaotongdeng

说明：理想状态的四路交通灯设计，用CPLD/FPGA驱动的，时间可以更改。-Ideal state of four traffic lights design, CPLD/FPGA-driven, time can be changed.
<文辺> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] module

说明：自己平时写的几个简单的模块，可以参考一下-He usually wrote a few simple modules, you can refer to
<wenjiong> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] quanzixongxiyiji-verilod

说明：根据日常生活中的洗衣机使用流程设计状态。 空闲——加水——洗涤——排水——加水——清洗排水——甩干——报警 - according to the processes and the use of washing machine in the daily life of the design state. Idle-------- washing water drainage water------ alarm dry
<mousejohn> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] PWM

说明：主要是利用verilog语言实现PWM，并对其处理，易于采集和对比，-The main PWM is implemented using Verilog language, and the processing, easy collection and comparison,
<阿坤> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] qiangdaqi

说明：基于verilog语言的六路抢答器设计代码，编译环境为quartus9.0，自己的一个课程设计，测试可用-Based on the six-way Responder design code verilog language compiler environment quartus9.0, one of their own curriculum design, test available
<林峰> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] clkdiv

说明：《深入浅出玩转FPGA学习课程特权同学——实验代码》时钟分频-The students easily understood how to play the FPGA courses privilege- experimental code clock frequency division
<邹秋霞> 在 2024-10-06 上传 | 大小：1024 | 下载：0

[VHDL编程] CORDIC

说明：pipelined CORDIC in structural model that contains 16 stages
<Raguram M> 在 2024-10-06 上传 | 大小：1024 | 下载：0