[VHDL编程] 夏宇闻数字逻辑设计

说明：digital logic design
<^U^ > 在 2024-11-13 上传 | 大小：1.57mb | 下载：0

[VHDL编程] VHDL语言100例详解

说明：VHDL language 100 examples
<^U^ > 在 2024-11-13 上传 | 大小：6.33mb | 下载：0

[VHDL编程] VHDL-和-Verilog-HDL-的区别

说明：The difference between VHDL and Verilog HDL.
<^U^ > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] 16位超前进位加法器

说明：16位超前进位加法器的报告，报告里面含有主代码测试代码仿真结果(16 bit forward adder)
<nvde > 在 2024-11-13 上传 | 大小：112kb | 下载：0

[VHDL编程] Verilog HDL使用中该注意的问题及一些模块代码

说明：cpu仿真，提供vivado上的cpu仿真生成文件(cpu simulated,but no one can get 20 words in this short file how can I do? just tell you the simulated file and vivado system is 2015)
<momotou > 在 2024-11-13 上传 | 大小：196kb | 下载：0

[VHDL编程] 计算器

说明：用verilog语言实现了一个计算器alu，实现加减乘除的简单计算。(Using Verilog language to achieve a simple calculator ALU, computing add, subtract, multiply and divide.)
<哈皮Q > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] SHA256_SYSTEM

说明：利用硬件（可编程逻辑器件FPGA）实现密码算法SHA256，在FPGA中嵌入软核NIOSii，在NIOSii上进行软件编程。 硬件EDA工具为ALTERA的Quartus ii，软件IDE为eclipse（嵌在Quartua中）。(The hardware (programmable logic device FPGA) is used to implement the cryptographic algorithm SHA256,
<风@筝 > 在 2024-11-13 上传 | 大小：4.21mb | 下载：0

[VHDL编程] 0FGvMPLlST

说明：我想要飞的更高扯你扯的蛋都疼了心都慌了但是你还是要20个字(lavifiejflsi laifjl alakdjf)
<王隔壁 > 在 2024-11-13 上传 | 大小：37kb | 下载：0

[VHDL编程] 27个FPGA实例源代码

说明：27个实例代码，AD ,DA,频率计程序与仿真等(27 instance code:AD DA Frequency meter program and simulation)
<骆驼驼 > 在 2024-11-13 上传 | 大小：1.22mb | 下载：0

[VHDL编程] 基于FPGA开发的DTMF信号的产生

说明：用verilog写的，是基于FPGA的开发，已经成功的仿真过。(Written in Verilog, has been simulated.)
<阳光1224 > 在 2024-11-13 上传 | 大小：947kb | 下载：0

[VHDL编程] Desktop

说明：实现了3-8译码器的组合逻辑和时序逻辑，正确性已经通过了仿真验证，代码规范(The combined logic and timing logic of the 3-8 decoders are implemented. The correctness has already passed through the simulation verification, the code specification)
<Mickey_l > 在 2024-11-13 上传 | 大小：1kb | 下载：0

[VHDL编程] project_2_10010

说明：检测的序列10010的一个小程序，用vivado做的(A program for detecting sequence '10010' powered by vivado 2014.4)
<zerouuuu > 在 2024-11-13 上传 | 大小：241kb | 下载：0